Cadence 16.6 —— 差分對約束 Differential Pair


差分對約束 Differential Pair:差分對約束在PCB走向時,往往對差分對走線阻抗有一定的要求,影響差分對阻抗的因素主要有:線寬、線距、介質介電常數,板層厚度等,PCB走線時能調整的只有線寬和線距。

  差分對的約束設置有兩種方法:一種是在Electrical規則中設置;一種是在Physical規則中設置。

1. 在Electrical規則中設置差分對

  設置方法:Electrical Constraint Set - Routing - Differential Pair 中設置電氣規則,並在Electrical - Net - Routing - Differential Pair將規則應用到一個差分對上。

  Static Phase:靜態相位,差分對兩根線的總線長誤差范圍在100mil以內。

  Dynamic Phase - Max Length/Tolerance:動態相位,動態等長,也就是實時等長,即,PCB走線時,差分對的兩根線無論在那個位置,都必須滿足5mil的等長誤差范圍,並且在600mil的最大長度范圍內將誤差補償回來。在高速PC版走線時,這種靜態等長和動態等長的設置很重要

  Min Line Spacing:最小線距(線間隙),必須小於等於 Neck Gap - Tolerance,Tolerance=0時,該值<=Neck Gap

  Primary Gap:優先默認的線距(線間隙)

  Primary Width:優先默認的線寬

  Neck Gap:Neck 模式下的線距(線間隙)

  Neck Width:Neck 模式下的線寬

  Tolerance:差分對有阻抗要求,往往不能有偏差,因此設定為0

 

 

2.在Physical規則中設置差分對

 

 

   設置方法:Physical Constraint Set - All Layers 中設置規則,在Physical Constraint Set - Net 中應用規則

  具體設置方法和 Electrical 中的設置類似,不同的是沒有了static Phase 和 Dynamic Phase 的設置。

 

 

3.兩種方法的比較

  Electrical 中設置差分對的參數比較多,對差分對的規則約束更加嚴格,在高速走線時在 Electrical 中進行規則約束。相對地,在Physical 中的設置就相對較少。

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM