一、HSPICE的基本操作過程
- 打開HSPICE程序，通過OPEN打開編寫好的網表文件。
- 按下SIMULATE進行網表文件的仿真。
- 按下AVANWAVES查看波形圖（仿真結果）。
二、 網表文件結構總結
HSPICE輸入文件包括電路標題語句，電路描述語句，分析類型描述語句，輸出描述語句，注釋語句，結束語句等六部分構成。
電路描述語句：電路元器件，元器件模型，電路的輸入激勵和源，子電路。
分析類型描述：瞬態分析語句，交流分析語句，直流掃描語句，可選項語句。
三、 在紙上手畫與非門（CMOS）的晶體管級電路
圖1-與非門原理圖
四、 寫出與非門的網表文件
*NAND gate hspice fil
.TEMP 25.0000
.option abstol=1e-6 reltol=1e-6 post ingol
.lib 'E\hspice2007\model\PTM45nm\pmos90.lib' TT
.lib 'E\hspice2007\model\PTM45nm\nmos90.lib' TT
V1 1 0 dc=1.
VA A 0
VB B 0
Mp1 vo A 1 1 pmos W=5u L=1
Mp2 vo B 1 1 pmos W=5u L=1
Mn1 vo A vn vn nmos W=2u L=1
Mn2 vn B 0 0 nmos W=2u L=1
.dc VB START=0 STOP=1.8 STEP=0.01 SWEEP VA 0 1.8 1.
.o
.end
五、 總結書寫與非門網表文件中的注意事項
- 注意庫文件的引用及模型名稱的編寫。
- 換行繼續應用+號標注。
- 對節點命名時應注意不要有相同的的節點名。
六、 HSPCIE仿真結果，改變寬長比，分析比較至少兩種寬長比情況下的仿真結果
（一）、與非門仿真結果
根據圖2所示結果可得：當A為低電平時（VA=0），輸出為高電平；當A為高電平時（VA=1.8）,當B為低電平（VB<750mv）,輸出為高電平，當B為高電平（VB>750mv），輸出為低電平。得到如下表所示的真值表。
| A | B | V0 |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
表1-與非門真值表
圖2-與非門仿真結果
（二）、改變MOS管寬長比，改為W=20U,L=1U。根據圖3所示結果，可以得到臨界條件由750mv升至960mv。
圖3-改變寬長比后的仿真結果1
（三）、改變MOS管寬長比為，改為W=1u,L=1u。根據圖4所示結果，可以得到臨界條件由750mv降至560mv。
圖4-改變寬長比后的仿真結果2
（四）、結論
MOS管的寬長比越大，MOS管的飽和電流就越大，等效電阻就越低。
七、 實驗過程中的收獲和體會
通過本次集成電路課程設計，我收獲良多。對於MOS管的原理，與非門的原理有了更加深刻的理解，初步掌握了HSPICE仿真軟件的使用和網表文件的編寫，了解了MOS管寬長比對元件性能的影響。