1. 下載安裝iVerilog，安裝時選擇添加環境變量
2. 在VSCode中安裝插件"Verilog-HDL/SystemVerilog/Bluespec SystemVerilog support for VS Code"
3. 下載ctags，解壓后存放在合適的位置，拷貝文件夾中"ctags.exe"的路徑，后面需要將此路徑復制到上述Verilog插件的設置中
4. VSCode中的設置：File -- Preferences -- Settings進入Verilog插件的設置（視需要選擇在User中還是Workspace中設置，自己用的話，User中設置一勞永逸）
5. 語法錯誤會有波浪線提示，目前似乎沒有比較好的方法解決不同文件之間例化不能識別的問題，暫時忽略
6. 解決VSCode不支持中文路徑的問題（當Project所在路徑中含有中文時，iVerilog會失效）。進入win10的區域設置，點擊“其他日期、時間和區域設置”
重啟后生效。（有人說這樣設置會令其他軟件出錯，暫時沒遇上，待考證）
VSCode中可以讓源程序和測試程序左右對照，很適合教學。
參考來源：
https://oopsdump.com/blog/2020/01/vscode%E5%8A%A0iverilog%E7%8E%AF%E5%A2%83/
https://blog.csdn.net/xdfsa/article/details/105174254