LVDS ：Low-Voltage Differential Signaling 低電壓差分信號
LVDS是一種低擺幅的差分信號技術，它使得信號能在差PCB 線對或平衡電纜（傳輸介質）上以幾百Mbps的速率傳輸，其低壓幅和低電流驅動輸出實現了低噪聲和低功耗。
可以實現點對點或一點對多點的連接。
具有低功耗、低誤碼率、低串擾和低輻射等特點。
標准推薦的最高數據傳輸速率是655Mbps，而理論上，在一個無衰耗的傳輸線上，LVDS的最高傳輸速率可達1.923Gbps。
https://blog.csdn.net/weixin_42509369/article/details/85761308
LVDS 信號傳輸由三部分組成：
1、 差分信號發送器
將非平衡傳輸的TTL 信號轉換成平衡傳輸的LVDS 信號。有獨立和集成之分。
2、 差分信號互聯器
包括聯接線（電纜或者PCB 走線），終端匹配電阻。按照IEEE 規定 ，電阻為100 歐。我們通常選擇為100 ，120 歐。
3、 差分信號接收器
將平衡傳輸的LVDS 信號轉換成非平衡傳輸TTL 信號，很高的輸入阻抗。
一、輸入輸出信號
1、輸入信號
LVDS發送芯片輸入信號來自主控芯片。
輸入信號包含：
（1）RGB數據信號:
RGB信號+數據選通信號DE+行HS場VS同步信號 = 數據信號
輸入數據信號：
例如：一個6bit液晶面板使用四通道LVDS發送芯片，共有：18個RGB信號+1個數據
使能信號+1個行同步信號+1個列同步信號 = 21個數據輸入引腳
（2）時鍾信號
輸入時鍾信號：
即像素時鍾信號，也稱為數據移位時鍾（在LVDS發送芯片中，將輸入並行RGB數據轉換成串行數據時要使用移位寄存器）。
像素時鍾信號是傳輸數據和對數據信號進行讀取的基准。
（3）控制信號
待機控制信號：
當此信號有效時（一般為低電平時），將關閉LVDS發送芯片中時鍾PLL鎖相環電路供電，停止IC輸出。
數據取樣點選擇信號：
用來選擇使用時鍾上升沿還是下降沿讀取RGB信號數據。
2、輸出信號
時鍾信號輸出：
輸出信號頻率與輸入信號頻率相同，占據發送芯片一個通道；
串行數據信號輸出：
四通道發送芯片，串行數據占據三個通道。
二、數據輸出格式
1、數據輸出
LVDS發送芯片在一個時鍾脈沖周期內，每個數據通道都輸出7bit的串行數據信號。
以8bit RGB顯示屏接口為例，每個顯示周期需要傳輸8bit的R信號，8bit的G 信號，
8bit 的B信號，及VS，HS，DE信號，總共為27 BIT。而每對LVDS信號線在一個TX
周期里只能傳輸7BIT數據，所以需要4 對數據線，外加一對時鍾線。
每組差分線稱為一個pair，四組數據線加一組時鍾線稱為一個channel；
LVDS發送器總是將一個像素數據映射到一個channel的一個發送周期中。
如果是6BIT 顯示屏，則並行數據有21位（18位RGB加3位控制信號），因此LVDS 接口每個Channel只需要 3對數據線和一對時鍾線。
2、LVDS時鍾
LVDS的時鍾一般為20MHz~85MHz，因此輸出像素時鍾低於85MHz的信號，只需要一個channel就可以。
而對於輸出像素時鍾高於85MHz的，比如1080p@60Hz的輸出，像素顯示時鍾為148.5MHz，就需要將輸出像素按照順序分為奇像素、偶像素兩個channel傳輸；對於更高的1080p@120Hz，則需要四個channel分配。
三、數據映射標准
LVDS接口電路中，將像素的並行數據轉換為串行數據的格式主要有兩種標准：
1、VESA標准
2、JEIDA標准