一，概述
LVDS低壓差分信號，最早由美國國家半導體公司
提出的一種高速串行信號傳輸電平，由於它傳輸速度快，功耗低，抗干擾能力強，傳輸距離遠，易於匹配等優點，迅速得到諸多芯片制造廠商和應用商的青睞，並通過TIA/EIA的確認，成為該組織的標准（ANSI/TIA/EIA-644 standard）。LVDS信號被廣泛應用於計算機、通信以及消費電子領域，並被以PCI－Express為代表的第三代I/O標准中采用。
LVDS信號的電壓擺幅只有350MV， 為電流驅動的差分信號方式工作，最長的傳輸距離可以達到10米以上。為了確保信號在傳輸線當中傳播時，不受反射信號的影響，LVDS信號要求傳輸線阻抗受控，其中單線阻抗為50ohms，差分阻抗100ohms。在實際應用當中，利用一些高速電路仿真分析工具，通過合理的設置層疊厚度和介質參數，調整走線的線寬和線間距，計算出單線和差分阻抗結果，來達到阻抗控制的目的。
LVDS的工作原理是其中發送端是一個為3.5mA的電流源，產生的3.5mA的電流通過差分線的其中一路到接收端。由於接收端對於直流表現為高阻，電流
通過接收端的100歐姆的匹配電阻產生350mA的電壓，同時電流經過差分線的另一條流回發送端。當發送端進行狀態變化時它通過改變流經100歐姆電阻的 電流的方向產生有效的'0'和'1'態。
二，硬件設計
為了達到阻抗控制的要求，PCB的設計采用常見的4層板，基本疊層結構如下圖：
板子的總體厚度約為1.6mm，L1,L4為信號層，L2，L3分別為地線層和電源層，半固化片采用2116，根據CTS的計算，選取差分線線寬6mil，間距8mil，信號層鋪銅厚度為0.5OZ（完成后約為高度48um），可以達到差分阻抗約100歐姆。
在CIII芯片中，有多組可以輸出LVDS信號的IO，但有幾點需要注意。在芯片的right bank，left bank上，也就是1，2，5，6 bank，設計了“dedicated output buffer”，這些IO不要添加其他器件既可以輸出LVDS信號，也就是說不需要做任何電阻網絡匹配的工作了。至於上下兩邊，3，4，7，8 bank上，沒有“dedicated output buffer”，如果要做輸出使用，仍然需要配上3個電阻的網絡。Altera將這種方式名為“emulated lvds output...”。
需要另外端接電阻的IO，其電阻的選取和鏈接方式如下：
端接的電阻應該盡量靠近輸出的IO口。還有一點需要的注意的是，不管是需要端接電阻還是不需要端接電阻的IO，在作為LVDS輸入方式時，都是需要一個100歐姆的電阻的。
在PCB設計這些LVDS時，要把一組LVDS當做一根線來處理，它們與其他信號線的距離最好能大於20個mil。每一組LVDS內的兩根信號線的長度需要做等長處理，同時采用“緊耦合”的走線方式更加有利於信號的的質量。當“緊耦合”和“等長”發生矛盾，兩者不可以兼得時，應該優先考慮等長。LVDS走線盡量走直線，需要拐彎的部分，拐彎走成“圓弧”狀，下面就是部分LVDS走線的截圖:
三，軟件設計
在Quartus中做信號分配時，需要注意，每一組LVDS其實就是一個信號，在Verilog中你就把它們當做一個信號處理，比如信號名稱是outd[6]。。比如現需要配置一對LVDS，你想把它們分配的PIN101和PIN103，只需要對LVDS中的P信號做信號分配即可， P103在CIII中已經被定義成P了，你要做的就是把outd[6]指定到P103。首先，在IO
standard中指定電平標准為LVDS，再在outd[6]的location中選擇P103就可以了，這個時候你會發現outd[6]的N端就會自動地分配了P101。
上面提到在一些IO作為LVDS使用時需要添加3個端接電阻，Altera就把這些信號稱為“LVDS_E_3R”，在分配IO時需要注意區分，將LVDS信號分配成LVDS_E_3R或者相反，“適配”的時候都會報錯。
分配好了以后，可以在assignment edit中查看每個IO的狀態，以確認是否真的完成了LVDS的分配。
如果想測試LVDS的信號，可以在兩個IO上接入一個100歐姆的電阻，使用2個探頭一起探測LVDS的眼圖。
四，其他
設計中還需要注意以下3點：
1， 選作LVDS的Bank的VCCIO的電壓是2.5V，在硬件設計時需要注意，如果電壓分配不正確，也無法完成LVDS的分配。一旦該Bank的VCCIO電壓被設計成2.5V，那么該Bank的其他非LVDS信號（包括配置信號）的高電平也是2.5V了，JTAG和AS的分配、MSEL的配置也需要注意。比如3.3V的VCCIO時候標准AS模式下MSEL[3..0]為0010，而2.5V時則為0011。
2， 當LVDS和普通信號一起作為輸出信號時，普通信號的IO至少距離LVDS信號5個PIN。比如P101和P103作為LVDS輸出，則P96~P100,P102,P104~P108不可以同時被分配成普通輸出信號，但可以被配置成LVDS輸出信號。這些在硬件設計之初也需要有考慮。
3， LVDS非常講究阻抗的匹配，LVDS的信號應該盡量少打過孔，在跨板傳輸時需要選擇合適的接插件和信號線，如果接插件或者信號選擇不正確，會大大影響傳輸的速率
本帖轉載至：http://group.ednchina.com/GROUP_MES_14274_47_49771.HTM