1 概述
- mipi接口在視頻領域廣泛使用
- sensor和soc的接口是mipi csi-2
- soc和mipi屏的接口是mipi dsi
- D-PHY是廣泛使用的物理層協議，除此之外，還要C-PHY和M-PHY。 我們只用到D-PHY，本文對D-PHY的簡要說明。
2 接口簡述
2.1 lane
如下圖：
- 兩個通過MIPI通信的硬件，最底層由若干lane組成
- D-PHY支持最少1個clock+1個data lane，最多1個clock+4個data lane
- 公司的視頻芯片，2和4 lane指data lane，clock是必須的，沒有包含在內
- clock lane總是單向的，data lane可雙向，但實際應用中，只有DSI lane0實現為低速雙向
2.2 lane內部
如下圖：
- HS是high speed
- LP是low power
- LP和HS都可以配置為雙向
- CSI-2實際配置， HS單向， LP單向
-
DSI實際配置，DATA0 有LP雙向，HS單向，其他DATA LANE HS單向，LP單向
- 針對這個全集的裁剪，有個表格，CIL-**表示裁剪內容，知道就好了
2.3 Dp、Dn電特性
- HS 差分，LP單端
- HS 80~1500 Mbps， 帶deskew capability是最大到2500Mbps
- LP 最大10Mbps
3 各種Lane State
如下圖：
- HS模式用於高速傳輸，進入和退出HS模式時，都需要在LP的control模式下做若干LP**操作
- 一般在HS和LP的control模式之前切換
- Escape模式的作用是實現低速模式的通信，例如DSI的低速命令收發就是Escape的LPDT模式
- 即使沒有Escape模式，一般LP單向也是需要的，因為進出HS模式需要LP的control模式進行操
- 只有從LP control模式才能進入Escape模式
- LP模式下，RX端不需要clk，但TX端需要用到，所以escape clk也是要配置的
- ULPS模式我們暫時沒有用到
下圖是各個狀態轉換的狀態機：
參考
Specification for D-PHY V1.2