在FIFO的輸入輸入位寬大於輸出位寬時，Altera和Xilinx的FIFO是有區別的，特此記錄下：
example：FIFO輸入位寬為64bit，輸出位寬為32bit；
Altera：bit31:0優先輸出，然后為bit63:32
Xilinx： bit63:32優先輸出，然后bit31:0
免責聲明！
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。
在FIFO的輸入輸入位寬大於輸出位寬時，Altera和Xilinx的FIFO是有區別的，特此記錄下：
example：FIFO輸入位寬為64bit，輸出位寬為32bit；
Altera：bit31:0優先輸出，然后為bit63:32
Xilinx： bit63:32優先輸出，然后bit31:0
本站轉載的文章為個人學習借鑒使用，本站對版權不負任何法律責任。如果侵犯了您的隱私權益，請聯系本站郵箱yoyou2525@163.com刪除。