在FIFO的输入输入位宽大于输出位宽时，Altera和Xilinx的FIFO是有区别的，特此记录下：
example：FIFO输入位宽为64bit，输出位宽为32bit；
Altera：bit31:0优先输出，然后为bit63:32
Xilinx： bit63:32优先输出，然后bit31:0
免责声明！
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。
在FIFO的输入输入位宽大于输出位宽时，Altera和Xilinx的FIFO是有区别的，特此记录下：
example：FIFO输入位宽为64bit，输出位宽为32bit；
Altera：bit31:0优先输出，然后为bit63:32
Xilinx： bit63:32优先输出，然后bit31:0
本站转载的文章为个人学习借鉴使用，本站对版权不负任何法律责任。如果侵犯了您的隐私权益，请联系本站邮箱yoyou2525@163.com删除。