1、新建一個文件夾，把所需仿真的.v文件放到這個文件夾中。
2、為了打開圖形界面，需要在.v測試文件增多代碼：
initial begin
`ifdef DUMP_VPD
$vcdpluson();
`endif
end
如圖所示：
3、終端打開這個文件夾，然后命令gvim verilog_file.f。
4、把.v文件名輸入，如圖所示：
保存退出。(PS:按鍵g+f可以看.v文件的內容，按鍵Ctrl+o返回，如果可以這樣操作，說明相對路徑成功生成！)
5、在verilog_file.f中輸入命令tabnew Makefile，然后輸入內容：
.PHONY: com sim debug clean
OUTPUT = adder_top
ALL_DEFINE = +define+DUMP_VPD
VPD_NAME = +vpdfile+${OUTPUT}.vpd
VCS = vcs -sverilog +v2k -timescale=1ns/1ns -debug_pp -o ${OUTPUT} -l compile.log ${VPD_NAME} ${ALL_DEFINE}
SIM = ./${OUTPUT} ${VPD_NAME} -l ${OUTPUT}.log
com:
${VCS} -f verilog_file.f
sim:
${SIM}
debug:
dve -vpd ${OUTPUT}.vpd &
clean:
rm -rf ./csrc *.daidir *.log simv* *.key *.vpd ./DVEfiles
如圖所示：
6、輸入命令就可以。
make com相當於(vcs -sverilog +v2k -timescale=1ns/1ns -debug_all -o adder_top -l compile.log -f verilog_file.f)。
make sim相當於(./adder_top -l run.log)。
make debug相當於(./simv -gui )。
make clean相當於(rm -rf ./csrc *.daidir *.log simv* *.key)。