OCV，On_Chip_Variation
PVT，Process，Voltage，Temperature。
PVT三者相互組合就形成了如下的Senario。對應的解釋如下。
WC：worst case slow，低電壓，高溫度，慢工藝 -> 一般情況下delay最大，setup 差。
WCL：worst case low-temperature，低電壓，低溫度，慢工藝 -> 溫度反轉效應時delay最大，setup差。
LT：即low-temperature，也叫bc（best case fast），高電壓，低溫度，快工藝 -> 一般情況下delay最小，hold差。
ML：max-leakage，高電壓，高溫度，快工藝 -> 溫度反轉效應下delay最小，hold差。
TC：typical，也叫tt，普通電壓，普通溫度，標准工藝 -> 各種typical。
BC：Best case。高電壓，快工藝，常溫0℃ or 25℃。
溫度反轉效應
簡單來說，工藝在90nm以上的時候，隨着溫度的升高，delay增大，所以worst corner是PVTmax，但是65nm以下，隨着溫度的降低，delay增大，worst corner可能是PVTmax,也可能是PVTmin，這就是溫度反轉效應（Temperature Inversion Effect）。下面簡單描述下低溫對delay是如何影響的。
對Transistors的影響：低溫時，遷移率增大(導致快switching趨勢)，但是Vt增大(導致慢switching趨勢)，最后結果取決於遷移率和Vt誰起更重要作用。
對寄生參數的影響：低溫時，wire電阻更低。
Mos管的參數，因為制造工藝的原因（溫度，濕度，在晶元的不同位置），會有一個偏差的范圍（部分參數如參雜濃度離正常值偏差達到3或者6個σ）（電容電阻也是一樣）。在數字電路設計中（模電不用），這些參數的影響要被考慮在內。我們想一塊晶圓的產量盡可能高，那么就要求我們的設計對於不同參數的晶體管有一定的健壯性，也就是說對Mos管參數的容限要盡可能大。而Process Corner就是晶元的參數范圍， 由Foundry提供。
為了測試設計的健壯性，Foundry會提供Corner Lots給設計師，它們就是一系列經過預處理的Wafer，這些Wafer都是預置了不同的偏差。通俗的話來說，正常生產用的Wafer性能會有一個范圍，為了保證設計在這些范圍內還能正常工作，Foundry提供了一些極端的Wafer，如果在這些極端的Wafer上做的設計都能正常工作，那么正常Wafer也就比較穩了。
所謂不同的Corner代表了不同的偏差類型，一般用兩位字母標識，第一個是Noms，第二個是Pmos。每一位有兩種情況，F和S，代表翻轉速度/延遲（准確來說是電子在電場力作用下通過金屬和半導體的速率，Electron Mobility，載流子遷移率）。
- FF
- SF
- SS
- FS
- TT（Typical Typical）嚴格來說不算Corner
TT、FF、SS被叫做Even Corner，FS和SF被叫做Skewed Corners，這個比較重要，因為兩邊速度相差很遠，那么兩個翻轉沿的Slew也會相差很大。
同樣，工藝庫里也有不同的Cell，大致可以分為HVT，SVT/RVT，LVT。根據不同的閾值電壓（通常將傳輸特性曲線中輸出電壓隨輸入電壓改變而急劇變化轉折區的中點對應的輸入電壓稱為閾值電壓）來區分。H高，L低，S中等（standard/Regular）。L的速度快，但是功耗高（電壓低了怎么功耗還高了？電壓低對於動態功耗當然是個好事，但是這個單元的漏電也很高，和頻率是對數關系，也就是說，漏電每增加10倍，最高頻率才增加log10%。（此處存疑）截止電流小）， HS同理。在不同的區域合理使用不同Cell才能達到預期的設計效果。
Performance！Usage！Power_Consumption！