運算器、算術邏輯單元、累加器、狀態寄存器、通用寄存器
ALU
算術邏輯單元
運算器當中最重要的部分就是算術邏輯單元
算術運算：加減乘除
邏輯運算：與或非異或
輔助功能：移位、求補
接受一個輸入信號，在接收一個控制信號，根據控制信號所給的控制信息對輸入信號進行操作，產生輸出信號。
數字電路基礎知識補充
邏輯符號
與或非
與門的天然邏輯：“屏蔽”（當a是0的時候，不論b是什么都輸出0）
復合邏輯
半導體電路實現起來方便。
與門的天然邏輯“屏蔽”
異或的天然邏輯“加法”“奇偶“
同或（了解即可）
加法器
組合邏輯電路設計-一位全加器
與+異或（半加器）
還需要一個進位器
\[C_i = G_i+P_iC_{i-1} \]
串行加法器
只有一個全加器，數據逐位串行輸入到加法器中進行計算
如果操作數長n位，加法就要分n次進行，每次產生一位和，並且串行逐位地送回寄存器。
並行加法器
串行進位的並行加法器：把n個全加器串接起來，就可進行兩位數的相加。
串行進位又稱為行波進位，每一級進位直接依賴於前一級的進位，即進位信號是逐級形成的。
這樣進位是比較麻煩的，要從下一級獲得進位,需要等待
改進
\[C_i=G_i+P_iC_{i-1} \]
\[G_i=A_iB_i,P_i=A_i⊕B_i \]
\[C_1=G_1+P_1C_0 \]
\[由上面的式子的，C_2=G_2+P_2C_1=G_2+P_2G_1+P_2p_1C_0 \]
並進進位的並行加法器：各級進位信號同時形成，又稱為先行進位、同時進位。
單極先行進位方式，又稱為組內並行、組間串行進位方式。
多級先行進位方式，又稱為組內並行、組間並行進位方式
ALU芯片的組織
串行
並行
知識回顧
