概論
1.1計算機通常有哪些分類方法？
答：1.按計算機體系結構分類（SISD、SIMD、MISD、MIMD）
2.按計算機的用途分類（通用、專用計算機）
3.按計算機的使用方式分類（桌上型、服務器型、嵌入式計算機）
4.按計算機的規模分類（巨型、大/中型、小型、微型計算機）
1.2馮.諾依曼計算機的主要設計思想是什么？
答：1.采用二進制形式表示數據和指令；指令由操作碼和地址碼組成
2.采用存儲程序，即把編寫好的程序和原始數據預先放入計算機主存儲器中，使計算機工作時能夠連續、自動、高速地從存儲器中取出一條條指令並執行，從而自動完成預定的任務；即"存儲程序"和"程序控制"的概念。
3.指令的執行是順序的，即一般按照指令在存儲器中存放的順序執行，程序分支由轉移指令實現。
4.計算機硬件系統由運算器、控制器、存儲器、輸入設備和輸出設備五大部件組成，並規定它們的功能。
5.計算機以運算器為中心，輸入輸出設備與存儲器的數據傳送通過運算器完成。
1.3計算機中有哪三中類型的語言？簡述它們的特點和區別。
答：計算機中有機器語言、匯編語言、高級語言三種。
1.機器語言：是最低層的計算機語言，由代碼"0"、"1"組成，它是計算機唯一可以直接識別和執行的語言，對於不同的計算機硬件，其機器語言不同。
2.匯編語言：是將機器語言用助記符號代替形成的一種語言，與具體的計算機有關，是面向機器的語言。
3.高級語言：是面向問題的程序設計語言，它是一種接近於人們使用習慣的語言，直觀、通用，它與具體的計算機硬件配置無關。
1.4簡述計算機系統的多級層次結構的分層理由及各層功能？
答：計算機是一個很復雜的軟、硬件的結合體。為了更好地表達和了解這些屬性之間的管，以便於全面地了解計算機系統的整體結構，將計算機系統划分為多個層次結構。
1.第一層：微程序設計級，它是計算機的最底層--硬件層。
2.第二層：指令系統級，它所提供的是那些在計算機硬件可以讀懂並可以直接操縱計算機硬件工作的二進制信息。它是計算機軟件和硬件的分界。
3.第三層：操作系統級即虛擬機，它管理計算機的硬件和軟件資源。
4.第四層：語言處理程序及其他系統軟件級。方便用戶更好地使用計算機。
5.第五層：應用程序級。它是針對計算機用戶在某一應用領域為某些專門問題而開發的應用軟件。
1.4什么是機器字長、指令字長、存儲字長？
答：機器字長是CPU一次能處理數據的位數，通常和CPU寄存器的位數有關；指令字長是機器指令中二進制代碼的總位數；存儲字長是存儲單元中存放二進制代碼的總位數。
1.5什么是存儲元件、存儲元、存儲基元、存儲單元、存儲字？
存儲元件（又稱存儲元、存儲基元）用來存放一位二進制信息；
存儲單元由若干個存儲元件組成，能存放多位二進制信息；
許多個存儲單元可組成存儲矩陣（又稱存儲體）
存儲字：每個存儲單元中二進制代碼的組合，它可表示數值、指令、地址或邏輯數。
存儲字長是存儲單元中存放二進制代碼的總位數。
1.6計算機硬件系統的組成部件及其功能。
運算器：用來完成算術運算和邏輯運算，並將運算的中間結果暫存於運算器內；
存儲器：用來存放程序和數據；
控制器：用來控制、指揮程序和數據的輸入、運行並處理運算結果；
輸入設備：用來將人們熟悉的信息轉化為機器能識別的形式；
輸出設備：可將機器運算結果轉換為人們熟悉的信息形式；
1.7程序在計算機上的執行過程。
答：從程序的起始地址運行程序；用程序首地址從存儲器中取出第一條指令，經過取指令、分析指令、執行指令等步驟控制計算機各更能部件協調運行，完成這條指令功能，並計算下一條指令的地址；用新得到的指令地址繼續讀出第二條指令並執行之，直到程序結束為止。
運算器
數據運算
3.1計算機中主要使用二進制來表示數據,原因主要有以下幾點:
1.比較容易找到具有二值狀態的物理器件來表示數據和實現存儲
2.二值性使二進制數的存儲具有抗干擾性強、可靠性高等優點
3.二進制數的運算規則非常簡單，運算過程中的輸入狀態和輸出狀態較少，便於使用電子器件和線路加以實現
4.為實現邏輯運算和邏輯判斷提供了便利。
3.2浮點數的加減運算的步驟
1.0操作數檢查
2.對階
3.尾數相加減
4.結果規格化
5.舍入處理
3.3浮點數的乘法運算的步驟
1.0操作數檢查
2.階碼相加
3.尾數相乘
4.結果規格化
5.舍入處理
3.4浮點數的除法運算的步驟
1.0操作數檢查
2.階碼相減
3.尾數相除
4.結果規格化
5.舍入處理
存儲體系
4.1存儲器有哪幾種分類方法？分別可以分為哪幾類？
答：1.按存儲介質分類：半導體存儲器、磁存儲器、紙袋存儲器、光存儲器
2.按存取方式分類：隨機讀寫存儲器（RAM）、只讀存儲器（ROM）、相聯存儲器（CAM）、順序存儲器（SAS）、直接存取存儲器（DAS）
3.按信息的保存分類：永久記憶存儲器、非永久記憶存儲器
4.按在計算機系統中的作用：寄存器、高速緩沖存儲器（Cache）、主存儲器、輔存儲器
4.2一些重要的術語解釋。
1.隨機讀寫存儲器（RAM）：它的存儲單元既能被讀又能被寫，通過指令可以隨機地、按地址對各個存儲單元進行訪問，訪問所需要的時間基本固定，而與存儲單元的地址無關，但是信息在斷電后不能繼續保存
2.只讀存儲器（ROM）：是一種只能讀不能寫入的存儲器，信息在斷電后可以繼續保存
3.相聯存儲器（CAM）：訪問一個字是通過它的部分內容而不是地址進行檢索
4.順序存儲器（SAS）：只能按照某種順序來存取，存取時間和存儲單元的物理位置有關。
5.直接存取存儲器（DAS）：存取時間與信息所在的物理位置有關。
6.主存儲器：簡稱主存，又稱內存儲器（內存），用來存放計算機運行期間所需要的大量數據和程序，CUP可以直接隨機地對其進行訪問，也可以和高速緩沖存儲器以及輔存儲器交換數據。
7.輔存儲器：簡稱輔存，又稱外存儲器，是主存儲器的后援存儲器，用來存放暫時不用的程序和數據，以及一些需要永久性保存的信息，它不能和cpu直接交換信息。
8.存儲容量：是指主存存放二進制代碼的總位數。
9.多端口存儲器：是指同一個存儲器具有兩組相互獨立的讀/寫控制線路，允許兩個獨立的CPU或控制器異步地訪問存儲單元，是一種高速工作的存儲器。
10.多體交叉存儲器：主存由M個一字寬的存儲體組成，采用M個存儲體並行存取的方式，對CPU連續訪問M個字成塊傳送，大大提高存儲器帶寬。
11.讀/寫周期（存儲周期）：指存儲器進行一次完整的讀/寫操作所需要的全部時間，也就是連續兩次訪問存儲器所需的最小時間間隔。
14：存取時間：1.讀時間：是指存儲器接到讀命令信號到其數據輸出端有信號輸出為止；2.寫時間：是指存儲器接到寫命令信號到將數據線上的數據寫入被選單元的時間。
15.存儲器帶寬：單位時間內寫入存儲器或從存儲器取出信息的最大數量。
4.3存儲系統分哪幾個層次？各有什么特點？為什么采用分層體系結構？存儲器的性能指標?
答：1.Cache和主存層次：為了解決CPU和主存的速度不匹配的問題。
特點：CPU可以直接從Cache中獲得信息，從而提高訪存速度，Cache和主存層次之間的信息調度由輔助硬件完成
2.主存和輔存層次：主要解決存儲系統的容量問題。
特點：采用虛擬存儲技術，把主存輔存看成一個整體，從整體上看，速度取決於主存，容量取決於輔存，主存和輔存層次之間的信息調度由輔助硬件和操作系統共同完成
通常用存儲容量、存取周期、存儲器的帶寬來反映存儲器的性能。
4.4說明主存儲器的組成，並比較SRAM和DRAM有何不同之處？
答：（1）主存儲器由譯碼器、驅動器、存儲體、讀/寫電路等組成
（2）SRAM是由觸發器工作原理存儲信息，當信息讀出后，它仍保持其原狀態，不需再生；DRAM是由電容存儲電荷的原理存儲信息，即使電源不掉電也會自動消失，所以必須進行刷新或再生；DRAM的集成度遠高於SRAM（在同樣大小的芯片中）；DRAM按行、列地址先后順序傳送；DRAM比SRAM功耗小，價格便宜；DRAM比SRAM速度低；
（3）DRAM的容量大，存儲單元多，地址線的位數較多，為了減少芯片的引腳數，就要把存儲單元的地址分為行、列地址兩部分表示，在對每個存儲單元讀/寫操作時，地址需分兩次輸入。
4.5簡述虛擬存儲器的含義和作用。
答：虛擬存儲器是指具有請求調入功能和置換功能，能從邏輯上對內存容量進行擴充的一種存儲器系統。
作用：分割地址空間，解決主存容量問題和實現程序的重定位。
4.6提高存儲器速度的方法？
答：1.采用高速部件，選用存取周期短的芯片
2.采用並行操作的多端口存儲器
3.在CPU和主存之間加入高速緩存存儲器
4.在每個存儲器周期中存取幾個字
4.7Cache有哪幾種地址映射方法？各有何特點？
答：1.直接映射：主存的一塊只能復制到Cache的一個特定行位置上去，主存的地址有高位標記、字塊地址、塊內地址三個標記。這種映射關系實現簡單，但是主存的塊只能固定地對應着某個緩存塊，不夠靈活，命中率低。較適合容量大的Cache。
2.全相聯映射：主存中的任一塊都可以映像到Cache的任一塊上，主存的地址有高位標記、塊內地址兩個標記。機制靈活，命中率高，但所需要的邏輯電路較多，成本高。較適合容量小的Cache。
3.組相聯映射：是前兩中的折中。主存的地址有高位標記、組地址、塊內地址三個標記。比直接映像靈活，命中率高，比全相聯映射所需成本低。較適合容量小的Cache。
4.8 什么是刷新？刷新有幾種方式？
答：DRAM是由電容存儲電荷的原理存儲信息，電容上的電荷要放電，為了維持所存的信息，需要在一定的時間內（2ms）內，將所存的信息讀出再重新寫入，這一過程叫刷新。
刷新有三種方式：1.集中刷新：在2ms內，集中一段時間對存儲芯片的每一行刷新一遍，在這段時間內不能對存儲器進行訪問。
2.分散刷新：系統把每一行的刷新分散到各個存儲周期內，將存儲周期分為2半，前半段進行讀/寫操作，后半段進行刷新，顯然整個系統的速度降低了，但是分散刷新沒有存儲器的死時間
3.異步刷新：在2ms內分散地對存儲芯片的每一行刷新一遍，這樣就避免了分散式刷新中不必要的多次刷新，提高了整機速度。
4.9簡述主存的讀/寫過程。
1.存儲器讀操作：地址送到CPU片內總線，並送入地址寄存器（AR）；控制器發生存儲器讀命令信號，啟動存儲器讀操作，並將讀出的數據從數據總線接受至數據寄存器（DR）上。
2.存儲器寫操作：地址送到CPU片內總線，並送入地址寄存器（AR）；送數據到DR上，控制器發生存儲器寫命令信號，啟動存儲器寫操作。
指令系統
5.1指令包括哪幾部分？各表示什么含義？
答：指令由操作碼和地址碼組成。操作碼用來指明該指令所要完成的操作。地址碼用來尋找執行指令所需要的操作數。
5.2重要術語：
1.指令：就是機器語言的一個語句，它是一組有意義的二進制代碼
2.指令系統：一台計算機的所有指令的集合
5.3簡述指令操作碼的擴展技術的基本方法以及優點。
使操作碼的長度隨着地址數的減少而增加，不同的地址數的指令可以具有不同長度的操作碼，從而有效縮短指令字長。特點：它可以縮短指令字長，增加指令字所能表示的操作信息，但是需要更多的硬件支持。
5.4確定尋址方式的目的和意義是什么？
尋址方式是指：確定本條指令的操作數地址以及下一條將要執行的指令的地址的方法。
使用尋址方式的好處：1.豐富程序設計手段，方便程序的設計，提高程序執行的效率
2.壓縮程序占用的存儲空間。使指令的地址碼盡可能地縮短，而訪問的存儲空間盡可能地大。
5.5說明變址尋址和基址尋址的主要區別。
答：1.具體的應用場合不同。變址尋址面向用戶，可以用於訪問字符串、數組、表格等成批數據或者其中的某些元素。基址尋址面向系統，用於解決程序的重定位和短地址訪問大空間的問題。
2.使用方式不同。變址尋址時，指令中提供的形式地址是一個基准地址，而變址寄存器的內容可以作為修改量；而基址尋址時，指令中提供的形式地址是一個位移量，而基址寄存器里存放的是基准地址。
5.6CISC、RISC的特點
答：CISC的中心思想時在指令系統中增加更多更復雜的指令，以適應不同應用領域的需要。其主要特點如下：
1.指令長度不固定，指令格式多，尋址方式多。
2.可以訪存的指令不受限制
3.各種指令使用頻率相差很大
4.各種指令執行時間相差很大，大多數指令需要多個時鍾周期才能完成。
5.控制器大多數采用微程序控制。
6.難以用優化編譯生成高效的目標代碼程序。
CISC架構的CPU：Intel Xeon，AMD Opteron
RISC的中心思想是要求指令系統簡化，盡量使用寄存器-寄存器操作指令，其主要特點：
1.選取使用頻度較高的一些簡單指令，復雜指令的功能由簡單指令的組合來實現。
2.指令長度固定，指令格式種類少（指令條數少），尋址方式種類少。
3.只有取數/存數指令訪存，其余指令的操作在寄存器之間。
4.CPU中有多個通用寄存器。
5.控制器采用組合邏輯控制
6.采用流水技術，大部分指令在一個時鍾周期完成
7.采用優化了的編譯程序
RISC架構的CPU：MIPS、IBM80、RISC 1
CISC和RISC的比較：
1.RISC更能充分利用VLSI芯片的面積。
2.RISC更能提高運算速度。
3.RISC便於設計，可降低成本，提高可靠性。
4.RISC有利於編譯程序代碼優化
5.RISC不易於實現指令系統兼容。
5.7在一地址指令和二地址指令中，如何指定兩個操作數地址？如何存放操作結果？
答：一地址指令：
OP |
A1 |
一地址指令，指令中的地址碼提供一個操作數，而另外一個操作數由計算機隱含提供的。結果存在地址碼里面。
二地址指令：
OP |
A1 |
A2 |
二地址指令，兩個操作數分別由兩個地址碼提供，結果存在A1里面 （課本P228頁）
（在回答這個題目的時候，把對應的指令格式畫出來，然后說明各種情況）
5.8簡述指令操作碼的擴展技術的基本方法。
答：采用可變操作碼長度格式，操作碼的長度隨着地址數的減少而增加。另 外還要根據指令出現的頻度來分配操作碼的長度，使用頻度高的指令分配較短 的操作碼，而頻度低的指令分配較長的操作碼。
5.9說明間接尋址和直接尋址的不同？變址尋址和基址尋址的不同？
直接尋址：在指令格式的地址字段中直接指出操作數在內存的地址。
間接尋址：相對於直接尋址而言的，指令地址字段的形式地址不是操作數的真正地址，而是操作數地址的指示器，或者說是單元的內容才是操作數的有效地址。
基址尋址：其中的形式地址是可變的，基址寄存器的內容是一定的
變址尋址：形式地址不變，變址寄存器的內容可變 因此它可用於處理數組問題
幾種常見的尋址方式要搞清楚，以及特點，用途，可以尋址的范圍，指令的形式
5.10 說出5種存儲器類型操作數的尋址方式，說明它們的有效地址計算方法。
答：這是2015年出的一道問答題，如果認真看第六章課本會發現這題並不難。首先做一道題目要明確題目中考了什么問題。
分析：考察點：1.什么是尋址方式2.什么是操作數類型。3.有效地址的計算。
尋址方式：尋址方式是指：確定本條指令的操作數地址以及下一條將要執行的指令的地址的方法。（整理背誦5.3）
尋址方式分為兩種：指令尋址和操作數尋址
指令尋址：順序尋址（PC+1）和跳躍尋址（JMP指令）
數據尋址：七種基本的。
有七種基本的尋址方式：立即尋址，寄存器尋址，直接尋址，寄存器間接尋址，寄存器相對尋址，基址變址尋址，相對基址變址尋址。 非常重要！！
操作數類型有什么？立即數，寄存器里的操作數，內存操作數，I/O端口里的操作數 （覺得可能會考填空題，注意一下）
其中，后五種尋址方式（即直接尋址、寄存器間接尋址、寄存器相對尋址、基址變址尋址和相對基址變址尋址）屬於存儲器尋址，用於說明操作數或操作數地址所在存儲單元的地址。這五種方式也就是確定存放操作數的存儲單元有效地址EA的方法，這里所說的有效地址就是在存儲器分段中所說的段內偏移地址。
本題答案：
直接尋址、寄存器間接尋址、基址尋址、變址尋址和基址變址尋址屬於存儲器尋址。
有效地址計算：
一般指令的格式為
OP（操作碼） |
MOD(尋址特征) |
形式地址A |
記EA為有效地址。
直接尋址：EA=A
寄存器間接尋址:EA=(RI)
基址尋址：EA=A+(RB)
變址尋址：EA=A+(IX)
基址變址尋址：EA=A+(RB) +(IX)
控制器
6.1什么是指令？什么是微指令？它們有什么關系？指令包含哪些部分？微指令又包含哪些部分？程序由什么部件確定順序執行？怎樣實現轉移？微程序中的順序執行和轉移可以用什么方法實現？
答：1.指令就是機器指令，每一條指令可以完成一個獨立的算術運算或邏輯運算操作；控制器通過控制線向執行部件發出各種控制命令，通常把這些命令叫做微命令，而一組實現一定操作功能的微命令的組合，構成一條微指令。
2.一條指令在執行時，需要計算機做很多微操作。在微操作控制器中，一條機器指令需要由一組微指令組成的微程序來完成，即微程序完成對指令的解釋執行。因此，一條指令對應多條微指令，而一條微指令可以為多個機器指令服務。
3.指令包含操作碼和地址碼；微指令包含控制字段、判別測試字段、下址字段。
4.通過PC加1來使PC指向下一條順序執行的指令；通過轉移指令實現程序的轉移，當執行轉移指令時，把運算所得的轉移目標地址送至PC
6.3控制器的基本功能是什么？它由哪些基本部件組成？
控制器的功能是：按照特定的順序取出並解釋程序中的每一條指令，然后產生一系列與運算器和其他部件相應的操作控制信號，計算機各部件在控制信號控制下協調工作，一步步地完成指令規定的工作。
基本組成：
1.程序計數器2.指令寄存器3.指令譯碼器4.操作控制信號形成部件5.時序信號產生器
6.4控制器有哪幾種控制方式？它們各有什么特點？
答：1.同步控制方式，控制器產生統一的、順序固定地、周而復始的節拍電位（機器周期信號）和節拍脈沖（時鍾周期信號），電路簡單，運行速度慢。
2.異步控制方式：每個微操作的時鍾周期個數可能不同。控制器的電路比較復雜。
3.聯合控制方式：把以上兩種結合的方式。思想是，在功能部件內部采用同步控制方式，在功能部件之間采用異步控制方式。能保證一定的速度，控制電路設計相對復雜。
6.5簡述主存和控存、程序和微程序、指令周期和微指令周期的異同。
答：主存用來存放系統程序和用戶程序，容量大；控存存放機器指令系統的微程序，容量有限
程序是由機器指令構成，用戶編址，可以修改；微程序由微指令構成，用於描述機器指令，由計算機設計者編制，而不允許用戶修改。
指令周期指從主存儲器中讀取一條機器指令並執行完相應的操作所需要的時間，指令周期時間可以變化；微指令周期是從控制存儲器讀取一條微指令並執行完相應的操作所需要的時間，指令周期時間一般是固定的。
6.7重要術語：
1.組合邏輯控制單元：控制單元CU是提供完成機器全部指令微操作命令序列的部件。微操作序列有兩種形成方法，一種是組合邏輯設計方法，為硬布線邏輯，用這種方法設計的CU即為組合邏輯控制單元
2.微程序控制單元：另一種是微程序設計方法，為存儲邏輯，用這種方法設計的CU即為微程序控制單元
3.機器語言程序：是機器指令的有序集合
4.微程序：微指令的有序集合。
5.機器指令：由"0"、"1"代碼組成，能被機器直接識別
6.微指令：由"0"、"1"代碼組成，能被機器直接識別，一條機器指令是有序微指令的集合
7.微操作命令：控制完成微操作的命令
8.微操作：是由微操作命令控制實現的最基本操作
9.主存：用來存放程序和數據，在CPU外部，用RAM實現
10.控存：用於存放微程序，在CPU內部，用ROM實現
13.水平型微指令：一次能定義並執行多個並行操作。從編碼方式看，直接控制，字段直接編碼，字段間接編碼都屬於水平型微指令
14.垂直線微指令 ：采用類似機器指令操作碼的方式，在微指令中設置微操作碼字段，由微操作碼字段規定微指令的功能。這種微指令不強調其並行控制功能。
15.靜態微程序設計：通常一台機器的指令系統是固定地，對應每一條機器指令的微程序是計算機設計者事先編好的，因此一般微程序無須改變，這種微程序設計技術即為靜態微程序設計，其控存采用ROM。
16.動態微程序設計：如果用改變微指令和微程序來改變機器的指令系統，這種微程序設計技術即為動態微程序設計，其控存采用EPROM。
17.PC：程序計數器，用來保存指令的地址
18.IR ：指令寄存器，控制器從內存中取出指令，存放在里面，以便控制器對指令譯碼、執行
19.指令周期：是指計算機從取出一條指令並完成該指令所需要的時間
20.機器周期：又稱CPU時間，指CPU從內存中讀取一個指令字的最短時間
21.時鍾周期：又稱節拍周期，是處理器操作的最基本時間單位，即T周期
22.微地址：微指令在控存中的地址
23.微程序入口 ：硬件將操作碼映射成該指令對應的執行指令周期中的第一條微指令的地址
24.字段直接編譯法：將互斥的微命令編成一組，用編碼表示一個微命令
25.直接控制法：微指令的控制字段，每一位代表有一個微命令
26.字段間接控制法：在這種編碼方式中，某一字段所產生的微命令，是和另一字段的代碼聯合定義的
28.指令譯碼：為了執行IR里面的指令，必須對指令的操作碼進行譯碼以識別該指令所要求的操作。
29.流水線 ：是把一個重復的過程分解為若干子過程，每個子過程與其他子過程並行執行
31.毫微程序：解釋微程序的微程序
6.8比較硬布線控制器和微程序控制器的異同點。
答：（1）它們的根本區別在於微操作控制信號的產生方法不同：微程序控制器是事先將編寫好的微代碼放入控制存儲器，執行過程中在需要時再從控制存儲器中讀取並送出的；而硬布線控制器是由組合邏輯電路產生微操作控制信號。
（2）從電路的整齊性來說，微程序控制的電路相對整齊，而硬布線控制器電路設計則較為煩瑣，不整齊。
（3）從指令系統的易擴充性來說，微程序控制器易修改和擴充，而硬布線控制器不易修改和擴充。
（4）微程序控制器執行指令的速度相對硬布線控制器要慢。
微程序控制器早先多應用於CISC系統，硬布線控制器多應用於RISC系統。
6.9指令和數據均放在主存中，CPU如何從時間和空間兩個方面對它們加以區別？
答：從時間上將，取指令事件發生在"取指周期"，取數據事件發生在"執行周期"。 從空間上講，從內存讀出指令流流向控制器的指令寄存器IR，從內存讀出數據流流向運算器的通用寄存器。
6.10cpu具有的功能：
指令控制，確保計算機指令按程序的順序執行；
操作控制，一條指令的功能通常由若干個操作信號（微操作）組合起來實現，cpu控制這些微操作的產生、組合、傳送和管理；
時間控制，使各種微操作和指令的執行嚴格按照時間序列進行；
4.數據加工，由運算器對數據進行算術運算和邏輯運算。
6.11控制器由哪些基本部件組成？
1.程序計數器：存放當前正在執行的指令的地址或者下一條指令的地址
指令寄存器：控制器從內存取出指令，存放在指令寄存器中，以便於控制器對指令進行譯碼、執行
指令譯碼器：對指令的操作碼進行譯碼，來識別該指令所要求的操作
操作控制信號形成部件：根據指令的操作碼以及時序信號，產生取指令和執行這條指令所需要的各種微操作控制信號，以便正確地建立數據通路，完成對取指令和執行指令的控制
時序信號產生器：負責提供時鍾信號和機器周期信號，以規定每個操作的時間
6.12水平型微指令和垂直型微指令
1.水平型微指令:采用長格式，一條微指令能控制數據通路中多個功能部件並行操作。
2.垂直型微指令：采用短格式，一條微指令只能控制一兩種操作。
3.水平型微指令與垂直型微指令的比較：
(1)水平型微指令並行操作能力強，指令高效，快速，靈活，垂直型微指令則較差。
(2)水平型微指令執行一條指令時間短，垂直型微指令執行時間長。
(3)由水平型微指令解釋指令的微程序，有微指令字較長而微程序短的特點。垂直型微指令則相反。
輸入輸出系統
7.1I/O與主機交換信息有哪幾種控制方式？各有什么特點？
答：主機與I/O交換信息的控制方式有：
1.程序查詢方式。其特點是主機與I/O串行工作。CPU啟動I/O后，時刻查詢I/O是否准備好，若設備准備就緒，CPU便轉入處理I/O與主機間傳送信息的程序；若設備未做好准備，則CPU反復查詢，"踏步"等待直到I/O准備就緒為止。可見這種方式CPU效率很低。
2.程序中斷方式。其特點是主機與I/O並行工作。CPU啟動I/O后，不必時刻查詢I/O是否准備好，而是繼續執行程序。當I/O准備就緒時，向CPU發中斷請求信號，CPU在適當的時候響應I/O的中斷請求，暫停現行程序為I/O服務。這種方式消除了"踏步"現象，提高了CPU的效率。
3.DMA方式。其特點是主機與I/O並行工作，主機與I/O之間有一條直接數據通路。CPU啟動I/O后，不必查詢3I/O是否准備好
4.通道方式。通道是一個具有特有功能的處理器，CPU把部分權利下放給通道，由它實現對外圍設備的統一管理和外圍設備與主存之間的數據交換，大大提高了CPU的效率，但它是以花費更多的硬件為代價的。
5.I/O處理機方式。它是通道方式的進一步發展，CPU將I/O操作及外圍設備的管理權全部交給I/O處理機，其實質是多機系統，因而效率有更大提高。
7.2何謂中斷？簡述中斷全過程。
中斷是指計算機在執行程序的過程中，當出現異常情況或特殊請求時，計算機停止現行程序的運行，轉向處理該情況，處理完之后回到現行程序的間斷處的過程。
CPU響應中斷請求的條件是EINT"允許中斷觸發器"的值為"1"。
其處理過程如下：
中斷請求：即外部設備的INTR"中斷請求觸發器"值被設為"1"。
中斷判優：即從排隊器中挑選合適的中斷請求進行處理。
中斷響應：EINT="1"且該設備被排隊選中進入中斷響應階段，由中斷響應信號INTA將排隊器輸出送至編碼器形成向量地址。
中斷服務：通過輸入指令將數據緩沖寄存器的輸入值CPU的寄存器，再存入主存的相關單元。
中斷返回：回到原運行程序的斷點處。
簡述的時候只寫黑體字就OK，即中斷全過程：中斷請求、中斷判優、中斷響應、中斷服務、中斷返回
7.3簡要說明中斷請求線的幾種傳送方式，並比較他們的優缺點
1.公共中斷請求線：負載允許的情況下，中斷源的數目可隨意擴充
2.獨立中斷請求線：提高中斷的響應速度，但不便於擴充
3.二維中斷請求結構：綜合前兩種的方法，便於管理數目較多的中斷源且有較快響應速度
7.4說明是中斷屏蔽字，它的作用
描述"中斷屏蔽"狀態的一組"二進制信息"。
作用：CPU通過設置中斷屏蔽字來中斷對某些可屏蔽中斷源的響應。
7.5什么是中斷嵌套，它解決了什么問題？如何才能實現中斷嵌套
中斷嵌套：（P344）就是說當一個中斷（暫且稱它為中斷A）發生后，處理器正在執行中斷A服務程序時，又有一個中斷B申請中斷（前提是 中斷B的優先級比中斷A的優先級高），此時處理器不得不停止執行中斷A服務程序，轉而去執行中斷B服務程序，執行完B后，返回到中斷A繼續執行，執行完A后，返回主程序。
解決的問題（其實也就是作用）： 使用中斷嵌套可以使高優先級別的中斷得到及時的響應和處理。
如何實現：在中斷服務程序中必須適時開放中斷
7.6名詞:
中斷向量：中斷服務程序的入口地址。在某些計算機中，中斷向量的位置存放一條跳轉到中斷服務程序入口地址的跳轉指令。
中斷隱指令：CPU響應中斷之后，經過某些操作，轉去執行中斷服務程序。這些操作是由硬件直接實現的，把它稱為中斷隱指令。
DMA：直接內存訪問
多重中斷：CPU在響應處理中斷過程中,允許響應處理更高級別的中斷請求,這種方式稱為多重中斷。
7.7中斷的處理過程：
中斷請求：P335
中斷響應：P341
中斷響應的條件，中斷響應的過程
中斷服務：P343 的圖一定要記住
中斷返回