二進制轉格雷碼

一、前言

　　格雷碼計數器可以運用於FIFO中。格雷碼計數器的優勢在於其相鄰兩個數值之間只有一位發生變化，提高了系統的抗干擾能力，而且在計數時，各個輸出的門電路翻轉次數要遠遠小於二進制計數器，從而可以大幅度的降低系統的功耗。

 

二、二進制轉格雷碼的原理

 

 　　由表可知，格雷碼相鄰兩個數之間只有一位會改變。

　　數學原理：

 

　　格雷碼的最高位和二進制的最高位保持不變，然后二進制的最高位和次高位相異或得到格雷碼的次高位，其他各位依次類推。

三、代碼實現

// *********************************************************************************
// Project Name : bin_gray
// Email        : 
// Create Time  : 2020/07/22 10：46
// Module Name  : bin_gray
// editor        : L
// Version        : Rev1.0.0
// *********************************************************************************

module bin_gray(
    input                sclk,
    input                s_rst_n,
    input                en,
    output    reg    [7:0]    gray_out
    );

reg            [7:0]        cnt;

always @(posedge sclk or negedge s_rst_n) begin
    if(!s_rst_n) begin
        cnt <= 0;
    end
    else if(en) begin
        cnt <= cnt + 1'b1;
    end
    else begin
        cnt <= cnt;
    end
end

always @ (posedge sclk or negedge s_rst_n) begin
    if(s_rst_n == 1'b0) 
        gray_out <= 0;
    else    
        gray_out <= cnt ^ (cnt >> 1);
end

endmodule

testbench:

// *********************************************************************************
// Project Name : bin2gray
// Email        : 
// Create Time  : 2020/07/24 9：25
// Module Name  : bin2gray_tb
// editor        : L
// Version        : Rev1.0.0
// *********************************************************************************

module bin2gray_tb;
    reg                sclk                ;
    reg                s_rst_n        ;
    reg                en            ;
    wire    [7:0]    gray_out    ;

bin_gray bin2gray_inst(
    .sclk        (sclk        ),    
    .s_rst_n    (s_rst_n    ),
    .en            (en            ),
    .gray_out    (gray_out    )
    );

initial
    sclk = 1'b0;
    always #10 sclk = ~sclk;

initial
    begin
        #1;
        en = 1'b0;
        s_rst_n = 1'b0;
        #21;
        s_rst_n = 1'b1;
        #21;
        en = 1'b1;
        #500
        en = 1'b0;
    end

endmodule    

Modelsim仿真：