Xilinx視頻系列教程+pynq的hdmi輸出實驗(xdc文件錯誤bug)


參考網站:https://forums.xilinx.com/t5/Video-and-Audio/Xilinx-Video-Series/td-p/849583

1、數字視頻簡介

圖像是由像素(pixel)構成的陣列

對於彩色圖像,像素由三個值確定——R,G,B

視頻是一系列圖像以一個特定頻率變化出現

在從視頻源到顯示器傳輸過程中,每個圖象的傳輸都是像素從上到下從左到右傳輸的

例如下圖這個3x3像素圖象傳輸

 

時間信號會和像素信號一起傳輸

視頻幀包括視頻流和消隱時段

信號傳輸過程中有水平消隱和垂直消隱,分別記作hblank和vblank    https://blog.csdn.net/re_call/article/details/105756273?utm_medium=distribute.pc_relevant_t0.none-task-blog-BlogCommendFromMachineLearnPai2-1.nonecase&depth_1-utm_source=distribute.pc_relevant_t0.none-task-blog-BlogCommendFromMachineLearnPai2-1.nonecase

行同步場同步(記作hsync and vsync)發生在hblank和vblank之間,表示將會開始新的一行或者一幀

消隱周期開始到同步信號開始之間的時間稱為前沿(front porch),而同步信號結束和消隱信號結束之間的時間稱為后沿(back porch)

  VGA_SOURCE IP是一個IP,它以1280x1024 @ 60Hz的分辨率生成VGA信號(視頻的寬度為1280,高度為1024,圖像每16.66ms(1 / 60Hz)更新一次)。

 2、從本地視頻到AXI4-Stream

  • tdata:將視頻數據從主機傳輸到從機
  • tvalid:主機發送的信號,指示tdata上的數據何時有效
  • tready:由從站用來指示何時准備就緒
  • tuser:Xilinx視頻IP使用它來指示幀的第一個像素(從主機到從機)
  • tlast:Xilinx視頻IP用來指示一行的最后一個像素(從主節點到從節點

 

pynq的hdmi輸出實驗

參考:https://forums.xilinx.com/t5/Xilinx-產品設計與功能調試技巧/視頻系列-23-在-Pynq-Z2-HDMI-輸出上生成視頻輸出/ba-p/954606

https://forums.xilinx.com/t5/Design-and-Debug-Techniques-Blog/Video-Series-23-Generate-a-video-output-on-Pynq-Z2-HDMI-out/ba-p/932553

https://blog.csdn.net/qq2419292516/article/details/90481663?ops_request_misc=%257B%2522request%255Fid%2522%253A%2522159540492819725247650112%2522%252C%2522scm%2522%253A%252220140713.130102334..%2522%257D&request_id=159540492819725247650112&biz_id=0&utm_medium=distribute.pc_search_result.none-task-blog-2~all~first_rank_ecpm_v3~pc_rank_v2-1-90481663.first_rank_ecpm_v3_pc_rank_v2&utm_term=pynq+hdmi&spm=1018.2118.3001.4187

 

按照如上鏈接,一步一步完成設置和實驗

但是發現連接顯示屏不能出現圖像,為什么呢

從頭開始一步一步檢查,原來是約束文件.xdc出錯了

約束文件這一部分,這里應該和block中的引腳名稱一樣

 

之前直接抄的鏈接里面的xdc文件,卻不知所以然,結果教程里面的引腳名稱和我的不一樣,導致xdc文件錯誤

修改以后顯示屏輸出如下



 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM