數電（5）：半導體存儲電路

一、概述

1、存儲概念

• 存儲單元：只能存儲一位數據的存儲電路。
• 寄存器：用於存儲一組數據的存儲電路。由一組觸發器組成。
• 存儲器：用於存儲大量數據的存儲電路。

2、存儲單元分類

（1）靜態存儲單元

　　由門電路連接而成，其中包括各種電路結構形式的鎖存器和觸發器。

• 只要不斷電，其狀態會一直保持下去。

（2）動態存儲單元

　　利用電容的電荷存儲效應來存儲數據。

• 充放電需要時間，因而速度低於靜態存儲單元。
• 電荷隨時間而泄露，因而必須定期“刷新”才能保證數據不丟失。

3、存儲器分類

（1）隨機存儲器（Random Access Memory，RAM）

• ①靜態隨機存儲器（Static Random Access Memory，SRAM），用的是靜態存儲單元。
• ②動態隨機存儲器（Dynamic Random Access Memory，DRAM），用的是動態存儲單元。

（2）只讀存儲器（Read Only Memory，ROM）

　　不能寫，只能讀，掉電后數據不丟失。

• ①掩模ROM（Mask Read Only Memory），數據在制作芯片時寫入，之后無法更改。
• ②可編程ROM（Programmable Read Only Memory，PROM），數據由用戶寫入，之后無法更改。
• ③可擦除的可編程ROM（Erasable Programmable Read Only Memory，EPROM），數據由用戶寫入，用紫外線擦除重寫。
• ④帶電可擦可編程ROM（Electrically Erasable Programmable Read Only Memory，E²PROM），數據由用戶寫入，用電信號擦除重寫。

 

 二、SR鎖存器

　　SR鎖存器（Set-Reset Latch）是靜態存儲單元中最基本、最簡單的一種。

• 通常由兩個或非門或者與非門組成。
• 不具備記憶功能。

（1）或非門 SR 鎖存器

---------------------- RD：復位端，置0輸入端。 SD：置位端，置1輸入端 ---------------------- 1狀態 0狀態 Q ：輸出端 1 0 Q‘：輸出端 0 1 ----------------------

　　Q為初態，Q^*為次態，約束條件：S_DR_D = 0，不允許 S_D = R_D = 1 狀態同時消失。

真值表怎么看：

• ① 兩個輸入端，1 看成有效，0看成無效。
• ② S_D = 1，即置位端為 1 有效，則 Q^* = 1。
• ③ R_D = 1，即復位端為 1 有效，則 Q^* = 0。
• ④ S_D = R_D = 0 時，即輸入都無效，則 Q^* = Q。
• ⑤ S_D = R_D = 1 時，即輸入都有效，則 Q* = 0，且 Q' = Q。

（2）與非門 SR 鎖存器

 

 　　Q為初態，Q^*為次態，約束條件：S_D'R_D' = 0，不允許 S_D' = R_D' = 0 狀態同時消失。

真值表怎么看：

• ① 兩個輸入端，1 看成無效，0看成有效。
  
• ② S_D = 0，即置位端為 0 有效，則 Q^* = 1。
• ③ R_D = 0，即復位端為 0 有效，則 Q^* = 0。
• ④ S_D = R_D = 1 時，輸入都無效，則 Q^* = Q。
• ⑤ S_D = R_D = 0 時，輸入都有效，則 Q* = 1，且 Q' = Q。

 

三、觸發器

 　　在鎖存器的基礎上加了一個觸發信號輸入端 CLK，觸發信號有效時，鎖存功能才有效，即該觸發器才有效。

1、電平觸發器

（1）電平觸發的SR觸發器

• CLK = 1，觸發器可以接受輸入信號。
• CLK = 0，觸發器保存的是CLK回到0以前瞬間的狀態。

（2）電平觸發的D觸發器

 

• 若D=1,則CLK變為高電平以后觸發器被置成Q=1,CLK回到低電平以后觸發器保持1狀態不變。
• 若D=0,則CLK變為高電平以后觸發器被置成Q =0,CLK回到低電平以后觸發器保持0狀態不變。

2、邊沿觸發器（2個D）

　觸發器的次態僅僅取決於CLK信號下降沿（或上升沿）到達時刻輸入信號的狀態。例如：兩個電平觸發 D 觸發器組成的邊沿觸發器

 

 　　觸發器的次態僅取決於時鍾信號的上升沿（正邊沿）或下降沿（負邊沿）時輸入時的邏輯狀態，之后信號變化對觸發器輸出的狀態沒有影響。

3、脈沖觸發器（2個SR）

（1）主從SR觸發器

 （2）主從JK觸發器

4、按邏輯功能分類 

• 按照邏輯功能的不同特點，通常將時鍾控制的觸發器分為：SR觸發器、JK觸發器、T觸發器、D觸發器。
• 邏輯功能和觸發方式是觸發器的兩個最重要的特性，觸發器的觸發方式和邏輯功能之間並未固定的對應關系。
• 同一種邏輯功能的觸發器可以采用不同的觸發方式；
• 同一種觸發方式的觸發器可以具有不同邏輯功能；

5、動態特性

• （1）建立時間（Setup time）t_su：輸入信號應當先於時鍾信號CLK動作沿到來的時間。
• （2）保持時間（Hold time）t_h：時鍾信號CLK動作沿到來，輸入信號仍然需要保持不變的時間。
• （3）傳輸延遲時間（Propagation delay time）t_pd：CLK動作沿到達開始，直到觸發器輸出的新狀態穩定建立所需要的時間。
• （4）最高時鍾頻率（Maximum clock frequency）f_max：觸發器在連續、重復翻轉的情況下，時鍾信號可以達到的最高重復頻率。

四、寄存器

 　　寄存器由觸發器組成，能夠寄存一組 N 位的二值代碼。

 

五、存儲器——存儲容量的擴展

1、位擴展方式

　　字數（地址）夠用，而每個字的位數（數據位寬）不夠，則應采用【位擴展】的連接方式。例如，8 片 1024*1 位的 RAM 連接成了 1024*8 位的 RAM ：

2、字擴展方式

　　每個字的位數（數據位寬）夠用，而字數（地址）不夠，則應采用【字擴展】的連接方式。例如，4片 256*8 位的 RAM 連接成了 1024*8 位的 RAM：

 

 

參考資料：閻石. 數字電子技術基礎(第5版)[M]. 高等教育出版社, 2006.