轉載：https://blog.csdn.net/bleauchat/article/details/85312172
鎖存器
鎖存器（latch）---對脈沖電平敏感，在時鍾脈沖的電平作用下改變狀態
鎖存器是電平觸發的存儲單元，數據存儲的動作取決於輸入時鍾（或者使能）信號的電平值，當鎖存器處於使能狀態時，輸出才會隨着數據輸入發生變化。（簡單地說，它有兩個輸入，分別是一個有效信號EN,一個輸入數據信號DATA_IN，它有一個輸出Q，它的功能就是在EN有效的時候把DATA_IN的值傳給Q，也就是鎖存的過程）;
下面簡單的介紹一下常用的D鎖存器：
應用場合：數據有效滯后於時鍾信號有效，這意味着時鍾信號先到，數據信號后到。在某些運算器電路中有時采用鎖存器作為數據暫存器 ；
優點：面積小、鎖存器比FF快，所以用在地址鎖存是很合適的，不過一定要保證所有的latch信號源的質量，鎖存器在CPU設計中很常見，正是由於它的應用使得CPU的速度比外部IO部件邏輯快許多。latch完成同一個功能所需要的門較觸發器要少，所以在asic中用的較多；
缺點：時序分析較困難；
不用鎖存器的原因有二：1、鎖存器容易產生毛刺，2、鎖存器在ASIC設計中應該說比FF要簡單，但是在FPGA的資源中，大部分器件沒有鎖存器這個東西，所以需要用一個邏輯門和FF來組成鎖存器，這樣就浪費了資源；
觸發器
觸發器（Flip-Flop，簡寫為 FF）---對脈沖邊沿敏感，其狀態只在時鍾脈沖的上升沿或下降沿的瞬間改變 ；
觸發器也叫雙穩態門，又稱雙穩態觸發器，是一種可以在兩種狀態下運行的數字邏輯電路。觸發器一直保持它們的狀態，直到它們收到輸入脈沖，又稱為觸發。當收到輸入脈沖時，觸發器輸出就會根據規則改變狀態，然后保持這種狀態直到收到另一個觸發 ；
下面簡單的介紹一下常用的主從D觸發器：
應用場合：時鍾有效遲后於數據有效，這意味着數據信號先建立，時鍾信號后建立，在CP有效沿時刻打入到寄存器 ；
常用的觸發器包括：
寄存器
寄存器（register）：用來存放數據的一些小型存儲區域，用來暫時存放參與運算的數據和運算結果，它被廣泛的用於各類數字系統和計算機中。其實寄存器就是一種常用的時序邏輯電路，但這種時序邏輯電路只包含存儲電路。寄存器的存儲電路是由鎖存器或觸發器構成的，因為一個鎖存器或觸發器能存儲1位二進制數，所以由N個鎖存器或觸發器可以構成N位寄存器。 工程中的寄存器一般按計算機中字節的位數設計，所以一般有8位寄存器、16位寄存器等 ；
寄存器的應用
a)可以完成數據的並串、串並轉換；
b)可以用做顯示數據鎖存器：許多設備需要顯示計數器的記數值，以8421BCD碼記數，以七段顯示器顯示，如果記數速度較高，人眼則無法辨認迅速變化的顯示字符。在計數器和譯碼器之間加入一個鎖存器，控制數據的顯示時間是常用的方法。
c)用作緩沖器；
d)組成計數器：移位寄存器可以組成移位型計數器，如環形或扭環形計數器。