計算機原理 6.13 單周期MIPS CPU


1、MIPS  CPU控制器設計

定長指令周期:單周期實現

  所有指令均在一個時鍾周期內完成,CPI=1

  性能取決於最慢的指令,時鍾周期過長

變長指令周期:多周期實現

  縮短時鍾周期,復用器件或數據通路

  可支持流水操作,提升性能

2、MIPS指令格式

 

 

 3、R型指令格式

 

 

 4、I型指令格式

 

 

 5、取指令數據通路

 

 

 6、R型指令數據通路

 

 

 7、lw指令數據通路

 

 

 8、sw指令數據通路

 

 

1、數據通路組合

 

 

 2、單周期MIPS數據通路

 

 3、R型指令數據通路建立過程

 

 4、LW指令數據通路建立過程

 

 5、SW指令數據通路建立過程

 

 

 

 

 

 8、單周期MIPS控制器設計

 

 

單周期控制器無時序邏輯,純組合邏輯電路

輸入信號

  指令字Opcode,Func字段(12位)

輸出信號

  多路選擇器選擇信號

  內存訪問控制信號

  寄存器寫使能信號

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM