【verilog】排序算法硬件實現（奇偶排序）

奇偶排序算法和求最大最小值

基本知識網上有很多講解，便不再贅述
由於verilog不支持輸入端口為二維數組，本例直接把數據以隨機數的形式放進寄存器RAM中，方便再里面作比較。且盡量使用組合邏輯。

代碼：https://download.csdn.net/download/weixin_42183170/12082900

仿真波形（看波形時從sort_inst中添加RAM1,RAM2進來）

總結：
其實完全可以不用時鍾，可以以數組的形式作為輸入。可由於用到memory，也就在一拍做出結果。