COM和TTL電平的判決閾值-上下限

1、TTL電平的判決閾值-上下限

1.1 電平標准

TTL：Transistor-Transistor Logic 三極管結構。

Vcc：5V；VOH>=2.4V；VOL<=0.5V；VIH>=2V；VIL<=0.8V。

因為2.4V與5V之間還有很大空閑，對改善噪聲容限並沒什么好處，又會白白增大系統功耗，還會影響速度。所以后來就把一部分“砍”掉了。也就是后面的LVTTL。

LVTTL又分3.3V、2.5V以及更低電壓的LVTTL(Low Voltage TTL)。

3.3V LVTTL： Vcc：3.3V；VOH>=2.4V；VOL<=0.4V；VIH>=2V；VIL<=0.8V。

2.5V LVTTL： Vcc：2.5V；VOH>=2.0V；VOL<=0.2V；VIH>=1.7V；VIL<=0.7V。

1.2 注意事項

TTL電平一般過沖都會比較嚴重，可能在始端串22歐或33歐電阻； TTL電平輸入腳懸空時是內部認為是高電平。要下拉的話應用1k以下電阻下拉。TTL輸出不能驅動CMOS輸入。

2、CMOS電平

2.1 1.1 電平標准

CMOS：Complementary Metal Oxide Semiconductor PMOS+NMOS。

Vcc：5V；VOH>=4.45V；VOL<=0.5V；VIH>=3.5V；VIL<=1.5V。

相對TTL有了更大的 噪聲容限， 輸入阻抗遠大於TTL輸入阻抗。對應3.3V LVTTL，出現了LVCMOS，可以與3.3V的LVTTL直接相互驅動。

3.3V LVCMOS： Vcc：3.3V；VOH>=3.2V；VOL<=0.1V；VIH>=2.0V；VIL<=0.7V。（VIH是指輸入門為 高電平的電壓值， VIL是指輸出門為 低電平的電壓值）

2.5V LVCMOS：Vcc：2.5V；VOH>=2V；VOL<=0.1V；VIH>=1.7V；VIL<=0.7V。

2、什么是TTL電平，什么是CMOS電平，他們的區別

(一)TTL高電平3.6~5V，低電平0V~2.4V  CMOS電平Vcc可達到12V 
CMOS電路輸出高電平約為0.9Vcc，而輸出低電平約為 
0.1Vcc。 
CMOS電路不使用的輸入端不能懸空，會造成邏輯混亂。 
TTL電路不使用的輸入端懸空為高電平 
另外，CMOS集成電路電源電壓可以在較大范圍內變化，因而對電源的要求不像TTL集成電路那樣嚴格。 
用TTL電平他們就可以兼容
(二)TTL電平是5V，CMOS電平一般是12V。 
因為TTL電路電源電壓是5V，CMOS電路電源電壓一般是12V。 
5V的電平不能觸發CMOS電路，12V的電平會損壞TTL電路，因此不能互相兼容匹配。
(三)TTL電平標准 
輸出 L： <0.8V ； H：>2.4V。 
輸入 L： <1.2V ； H：>2.0V 
TTL器件輸出低電平要小於0.8V，高電平要大於2.4V。輸入，低於1.2V就認為是0，高於2.0就認為是1。 

CMOS電平： 
輸出 L： <0.1*Vcc ； H：>0.9*Vcc。 
輸入 L： <0.3*Vcc ； H：>0.7*Vcc.

 

本文的參考文獻：https://baike.baidu.com/item/LVTTL%E6%A0%87%E5%87%86?fr=aladdin

https://blog.csdn.net/dayou1024/article/details/90243263