一．TTL
TTL集成電路的主要型式為晶體管－晶體管邏輯門（transistor-transistor logic gate），TTL大部分都采用5V電源。
1.輸出高電平Uoh和輸出低電平Uol
Uoh≥2.4V,Uol≤0.4V
2.輸入高電平和輸入低電平
Uih≥2.0V，Uil≤0.8V
二．CMOS
CMOS電路是電壓控制器件，輸入電阻極大，對於干擾信號十分敏感，因此不用的輸入端不應開路，接到地或者電源上。CMOS電路的優點是噪聲容限較寬，靜態功耗很小。
1.輸出高電平Uoh和輸出低電平Uol
Uoh≈VCC，Uol≈GND
2.輸入高電平Uoh和輸入低電平Uol
Uih≥0.7VCC,Uil≤0.2VCC （VCC為電源電壓，GND為地）
從上面可以看出:
在 同樣5V電源電壓情況下，COMS電路可以直接驅動TTL，因為CMOS的輸出高電平大於2.0V,輸出低電平小於0.8V；而TTL電路則不能直接驅動 CMOS電路，TTL的輸出高電平為大於2.4V，如果落在2.4V～3.5V之間，則CMOS電路就不能檢測到高電平，低電平小於0.4V滿足要求，所 以在TTL電路驅動COMS電路時需要加上拉電阻。如果出現不同電壓電源的情況，也可以通過上面的方法進行判斷。 如果電路中出現3.3V的COMS電路去驅動5V CMOS電路的情況，如3.3V單片機去驅動74HC,這種情況有以下幾種方法解決，最簡單的就是直接將74HC換成74HCT（74系列的輸入輸出在下面有介紹）的芯片，因為3.3V CMOS 可以直接驅動5V的TTL電路；或者加電壓轉換芯片；還有就是把單片機的I/O口設為開漏，然后加上拉電阻到5V，這種情況下得根據實際情況調整電阻的大小，以保證信號的上升沿時間。
三．74系列簡介 74系列可以說是我們平時接觸的最多的芯片，74系列中分為很多種，而我們平時用得最多的應該是以下幾種：74LS，74HC，74HCT這三種，這三種系列在電平方面的區別如下：
輸入電平 輸出電平
74LS TTL電平 TTL電平
74HC COMS電平 COMS電平
74HCT TTL電平 COMS電平
++++++++++++++++++++++++++++++++++++TTL和CMOS電平
1、TTL電平(什么是TTL電平)：
輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。
2、CMOS電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。
3、電平轉換電路：
因為TTL和COMS的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什么高深的東西。
4、OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。
5、TTL和COMS電路比較：
1）TTL電路是電流控制器件，而CMOS電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正常現象。
3）COMS電路的鎖定效應：
COMS電路由於輸入太大的電流，內部的電流急劇增大，除非切斷電源，電流一直在增大。這種效應就是鎖定效應。當產生鎖定效應時，COMS的內部電流能達到40mA以上，很容易燒毀芯片。
防御措施： 1）在輸入端和輸出端加鉗位電路，使輸入和輸出不超過不超過規定電壓。
2）芯片的電源輸入端加去耦電路，防止VDD端出現瞬間的高壓。
3）在VDD和外電源之間加限流電阻，即使有大的電流也不讓它進去。
4）當系統由幾個電源分別供電時，開關要按下列順序：開啟時，先開啟COMS路得電 源，再開啟輸入信號和負載的電源；關閉時，先關閉輸入信號和負載的電源，再關閉COMS電路的電源。
6、COMS電路的使用注意事項
1）COMS電路時電壓控制器件，它的輸入總抗很大，對干擾信號的捕捉能力很強。所以，不用的管腳不要懸空，要接上拉電阻或者下拉電阻，給它一個恆定的電平。
2）輸入端接低內阻的信號源時，要在輸入端和信號源之間要串聯限流電阻，使輸入的電流限制在1mA之內。
3）當接長信號傳輸線時，在COMS電路端接匹配電阻。
4）當輸入端接大電容時，應該在輸入端和電容間接保護電阻。電阻值為R=V0/1mA.V0是外界電容上的電壓。
5）COMS的輸入電流超過1mA，就有可能燒壞COMS。7、TTL門電路中輸入端負載特性（輸入端帶電阻特殊情況的處理）：
1）懸空時相當於輸入端接高電平。因為這時可以看作是輸入端接一個無窮大的電阻。
2）在門電路輸入端串聯10K電阻后再輸入低電平，輸入端出呈現的是高電平而不是低電平。因為由TTL門電路的輸入端負載特性可知，只有在輸入端接的串聯電阻小於910歐 時，它輸入來的低電平信號才能被門電路識別出來，串聯電阻再大的話輸入端就一直呈現高電平。這個一定要注意。COMS門電路就不用考慮這些了。8、TTL電路有集電極開路OC門，MOS管也有和集電極對應的漏極開路的OD門，它的輸出就叫做開漏輸出。OC門在截止時有漏電流輸出，那就是漏電流，為什么有漏電流呢？那是因為當三極管截止的時候，它的基極電流約等於0，但是並不是真正的為0，經過三極管的集電極的電流也就不是真正的 0，而是約0。而這個就是漏電流。
開漏輸出：OC門的輸出就是開漏輸出；OD門的輸出也是開漏輸出。它可以吸收很大的電流，但是不能向外輸出的電流。所以，為了能輸入和輸出電流，它使用的時候要跟電源和上拉電阻一齊用。OD門一般作為輸出緩沖/驅動器、電平轉換器以及滿足吸收大負載電流的需要。
9、什么叫做圖騰柱，它與開漏電路有什么區別？
TTL集成電路中，輸出有接上拉三極管的輸出叫做圖騰柱輸出，沒有的叫做OC門。因為TTL就是一個三級關，圖騰柱也就是兩個三級管推挽相連。所以推挽就是圖騰。一般圖騰式輸出，高電平400UA，低電平8MA
+++++++++++++++++++++++++++++++++++++++++++
CMOS 器件不用的輸入端必須連到高電平或低電平, 這是因為 CMOS 是高輸入阻抗器件, 理想狀態是沒有輸入電流的. 如果不用的輸入引腳懸空, 很容易感應到干擾信號, 影響芯片的邏輯運行, 甚至靜電積累永久性的擊穿這個輸入端, 造成芯片失效. 另外, 只有 4000 系列的 CMOS 器件可以工作在15伏電源下, 74HC, 74HCT 等都只能工作在 5伏電源下, 現在已經有工作在 3伏和 2.5伏電源下的 CMOS 邏輯電路芯片了.
CMOS電平和TTL電平:
CMOS邏輯電平范圍比較大，范圍在3～15V，比如4000系列當5V供電時，輸出在4.6以上為高電平，輸出在0.05V以下為低電平。輸入在3.5V以上為高電平，輸入在1.5V以下為低電平。
而對於TTL芯片，供電范圍在0～5V，常見都是5V，如74系列5V供電，輸出在2.7V以上為高電平，輸出在 0.5V以下為低電平，輸入在2V以上為高電平，在0.8V以下為低電平。因此，CMOS電路與 TTL電路就有一個電平轉換的問題，使兩者電平域值能匹配。有關邏輯電平的一些概念 ：
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（Vih）：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於Vih時，則認為輸入電平為高電平。
2：輸入低電平（Vil）：保證邏輯門的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於Vil時，則認為輸入電平為低電平。
3：輸出高電平（Voh）：保證邏輯門的輸出為高電平時的輸出電平的最小值，邏輯門的輸出為高電平時的電平值都必須大於此Voh。
4：輸出低電平（Vol）：保證邏輯門的輸出為低電平時的輸出電平的最大值，邏輯門的輸出為低電平時的電平值都必須小於此Vol。
5： 閥值電平(Vt)：數字電路芯片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。它是一個界於Vil、Vih之間的電壓值，對於CMOS電路的 閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸 出，則必須要求輸入高電平> Vih，輸入低電平<Vil，而如果輸入電平在閾值上下，也就是Vil～Vih這個區域，電路的輸出會處於不穩定狀態。
對於一般的邏輯電平，以上參數的關系如下：
Voh > Vih > Vt > Vil > Vol
6：Ioh：邏輯門輸出為高電平時的負載電流（為拉電流）。
7：Iol：邏輯門輸出為低電平時的負載電流（為灌電流）。
8：Iih：邏輯門輸入為高電平時的電流（為灌電流）。
9：Iil：邏輯門輸入為低電平時的電流（為拉電流）。 門電路輸出極在集成單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的TTL、CMOS、ECL門分別稱為集電極開路（OC）、漏極開路（OD）、發射極開路（OE），使用時應審查是否接上拉電阻（OC、OD門）或下拉電阻（OE門），以及電阻阻值是否合適。對於集電極開路（OC）門，其上拉電阻阻值RL應滿足下面條件：
（1）：RL < （VCC－Voh）/（n*Ioh＋m*Iih）
（2）：RL > （VCC－Vol）/（Iol＋m*Iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
10：常用的邏輯電平
·邏輯電平：有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等。
·其中TTL和CMOS的邏輯電平按典型電壓可分為四類：5V系列（5V TTL和5V CMOS）、3.3V系列，2.5V系列和1.8V系列。
·5V TTL和5V CMOS邏輯電平是通用的邏輯電平。
·3.3V及以下的邏輯電平被稱為低電壓邏輯電平，常用的為LVTTL電平。
·低電壓的邏輯電平還有2.5V和1.8V兩種。
·ECL/PECL和LVDS是差分輸入輸出。
·RS-422/485和RS-232是串口的接口標准，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。++++++++++++++++++++++++++++
OC門，又稱集電極開路（漏極開路）與非門門電路，Open Collector（Open Drain）。為什么引入OC門？
實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上，將這些與非門上的數據（狀態電平）用同一條導線輸送出去。因此，需要一種新的與非門電路--OC門來實現“線與邏輯”。
OC門主要用於3個方面：
1、實現與或非邏輯，用做電平轉換，用做驅動器。由於OC門電路的輸出管的集電極懸空，使用時需外接一個上拉電阻 Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應當足 夠大；從確保足夠的驅動電流考慮應當足夠小。
2、線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現“AND”的邏輯功能。在總線傳輸等實際應用中需要多個門 的輸出端並聯連接使用，而一般TTL門輸出端並不能直接並接使用，否則這些門的輸出管之間由於低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件 上，可用OC門或三態門（ST門）來實現。 用OC門實現線與，應同時在輸出端口應加一個上拉電阻。
3、三態門（ST門）主要用在應用於多個門輸出享數據總線，為避免多個門輸出同時占用數據總線，這些門的使能信號 （EN）中只允許有一個為有效電平（如高電平），由於三態門的輸出是推拉式的低阻輸出，且不需接上拉（負載）電阻，所以開關速度比OC門快，常用三態門作 為輸出緩沖器。+++++++++++++++++++++++++++++++++++++
什么是OC、OD？
集電極開路門(集電極開路 OC 或漏極開路 OD)
Open-Drain是漏極開路輸出的意思，相當於集電極開路(Open-Collector)輸出，即TTL中的集電極開路（OC）輸出。一般用於線或、線與，也有的用於電流驅動。
Open-Drain是對MOS管而言，Open-Collector是對雙極型管而言，在用法上沒啥區別。
開漏形式的電路有以下幾個特點：
a. 利用外部電路的驅動能力，減少IC內部的驅動。 或驅動比芯片電源電壓高的負載.
b.可以將多個開漏輸出的Pin，連接到一條線上。通過一只上拉電阻，在不增加任何器件的情況下，形成“與邏輯”關系。這也是I2C，SMBus等總線判 斷總線占用狀態的原理。如果作為圖騰輸出必須接上拉電阻。接容性負載時，下降延是芯片內的晶體管，是有源驅動，速度較快；上升延是無源的外接電阻，速度 慢。如果要求速度高電阻選擇要小，功耗會大。所以負載電阻的選擇要兼顧功耗和速度。
c. 可以利用改變上拉電源的電壓，改變傳輸電平。例如加上上拉電阻就可以提供TTL/CMOS電平輸出等。
d. 開漏Pin不連接外部的上拉電阻，則只能輸出低電平。一般來說，開漏是用來連接不同電平的器件，匹配電平用的。
正常的CMOS輸出級是上、下兩個管子，把上面的管子去掉就是OPEN-DRAIN了。這種輸出的主要目的有兩個：電平轉換和線與。
由於漏級開路，所以后級電路必須接一上拉電阻，上拉電阻的電源電壓就可以決定輸出電平。這樣你就可以進行任意電平的轉換了。
線與功能主要用於有多個電路對同一信號進行拉低操作的場合，如果本電路不想拉低，就輸出高電平，因為OPEN-DRAIN上面的管子被拿掉，高電平是靠外接的上拉電阻實現的。（而正常的CMOS輸出級，如果出現一個輸出為高另外一個為低時，等於電源短路。）
OPEN-DRAIN提供了靈活的輸出方式，但是也有其弱點，就是帶來上升沿的延時。因為上升沿是通過外接上拉無源電阻對負載充電，所以當電阻選擇小時延時就小，但功耗大；之延時大功耗小。所以如果對延時有要求，則建議用下降沿輸出。
電平轉換方法：
(1) 晶體管+上拉電阻法
就是一個雙極型三極管或 MOSFET，C/D極接一個上拉電阻到正電源，輸入電平很靈活，輸出電平大致就是正電源電平。
(2) OC/OD 器件+上拉電阻法
跟 1) 類似。適用於器件輸出剛好為 OC/OD 的場合。
(3) 74xHCT系列芯片升壓 (3.3V→5V)
凡是輸入與 5V TTL 電平兼容的 5V CMOS 器件都可以用作 3.3V→5V 電平轉換。
——這是由於 3.3V CMOS 的電平剛好和5V TTL電平兼容（巧合），而 CMOS 的輸出電平總是接近電源電平的。
廉價的選擇如 74xHCT(HCT/AHCT/VHCT/AHCT1G/VHCT1G/...) 系列 (那個字母 T 就表示 TTL 兼容)。
(4) 超限輸入降壓法 (5V→3.3V, 3.3V→1.8V, ...)
凡是允許輸入電平超過電源的邏輯器件，都可以用作降低電平。
這里的"超限"是指超過電源，許多較古老的器件都不允許輸入電壓超過電源，但越來越多的新器件取消了這個限制 (改變了輸入級保護電路)。
例如，74AHC/VHC 系列芯片，其 datasheets 明確注明"輸入電壓范圍為0~5.5V"，如果采用 3.3V 供電，就可以實現 5V→3.3V 電平轉換。
(5) 專用電平轉換芯片
最著名的就是 164245，不僅可以用作升壓/降壓，而且允許兩邊電源不同步。這是最通用的電平轉換方案，但是也是很昂貴的 (俺前不久買還是￥45/片，雖是零售，也貴的嚇人)，因此若非必要，最好用前兩個方案。
(6) 電阻分壓法
最簡單的降低電平的方法。5V電平，經1.6k+3.3k電阻分壓，就是3.3V。
(7) 限流電阻法
如果嫌上面的兩個電阻太多，有時還可以只串聯一個限流電阻。某些芯片雖然原則上不允許輸入電平超過電源，但只要串聯一個限流電阻，保證輸入保護電流不超過極限(如 74HC 系列為 20mA)，仍然是安全的。
(8) 無為而無不為法
只要掌握了電平兼容的規律。某些場合，根本就不需要特別的轉換。例如，電路中用到了某種 5V 邏輯器件，其輸入是 3.3V 電平，只要在選擇器件時選擇輸入為 TTL 兼容的，就不需要任何轉換，這相當於隱含適用了方法3).
輸出高電平>2.4V,輸出低電平<0.4V。在室溫下，一般輸出高電平是3.5V，輸出低電平是0.2V。最小輸入高電平和低電平：輸入高電平>=2.0V，輸入低電平<=0.8V，噪聲容限是0.4V。
2，CMOS電平：
1邏輯電平電壓接近於電源電壓，0邏輯電平接近於0V。而且具有很寬的噪聲容限。
3，電平轉換電路：
因為TTL和COMS的高低電平的值不一樣（ttl 5v<＝＝>cmos 3.3v），所以互相連接時需要電平的轉換：就是用兩個電阻對電平分壓，沒有什么高深的東西。哈哈
4，OC門，即集電極開路門電路，OD門，即漏極開路門電路，必須外界上拉電阻和電源才能將開關電平作為高低電平用。否則它一般只作為開關大電壓和大電流負載，所以又叫做驅動門電路。
5，TTL和COMS電路比較：
1）TTL電路是電流控制器件，而coms電路是電壓控制器件。
2）TTL電路的速度快，傳輸延遲時間短(5-10ns)，但是功耗大。COMS電路的速度慢，傳輸延遲時間長(25-50ns),但功耗低。COMS電路本身的功耗與輸入信號的脈沖頻率有關，頻率越高，芯片集越熱，這是正常現象。
TTL和CMOS的邏輯電平關系
圖2－1：TTL和CMOS的邏輯電平圖
上圖為5V TTL邏輯電平、5V CMOS邏輯電平、LVTTL邏輯電平和LVCMOS邏輯電平的示意圖。
5V TTL邏輯電平和5V CMOS邏輯電平是很通用的邏輯電平，注意他們的輸入輸出電平差別較大，在互連時要特別注意。
另外5V CMOS器件的邏輯電平參數與供電電壓有一定關系，一般情況下，Voh≥Vcc-0.2V，Vih≥0.7Vcc；Vol≤0. 1V，Vil≤0.3Vcc；噪聲容限較TTL電平高。
JEDEC組織在定義3. 3V的邏輯電平標准時，定義了LVTTL和LVCMOS邏輯電平標准。
LVTTL邏輯電平標准的輸入輸出電平與5V TTL邏輯電平標准的輸入輸出電平很接近，從而給它們之間的互連帶來了方便。 LVTTL邏輯電平定義的工作電壓范圍是3.0－3.6V。
LVCM OS邏輯電平標准是從5V CMOS邏輯電平關注移植過來的，所以它的Vih、Vil和Voh、Vo l與工作電壓有關，其值如上圖所示。LVCMOS邏輯電平定義的工作電壓范圍是2.7－3.6V。 < br />5V的CMOS邏輯器件工作於3.3V時，其輸入輸出邏輯電平即為LVCMOS邏輯電平，它的Vih大約為0.7×VCC＝2.31V左右，由於此電平與LVTTL的Vo h（2.4V）之間的電壓差太小，使邏輯器件工作不穩定性增加，所以一般不推薦使用5V CMOS器件工作於3.3V電壓的工作方式。由於相同的原因，使用LVCMOS輸入電平參數的3.3V 邏輯器件也很少。
JEDEC組織為了加強在3.3V上各種邏輯器件的互連和3.3V 與5V邏輯器件的互連，在參考LVCMOS和LVTTL邏輯電平標准的基礎上，又定義了一種標准，其名稱即為3.3V邏輯電平標准，其參數如下：
圖2－2：低電壓邏輯電平標准
從上圖可以看出，3.3V邏輯電平標准的參數其實和LVTTL邏輯電平標准的參數差別不大，只是它定義的Vol可以很低（0.2V），另外，它還定義了其Voh最高可以到VCC-0.2V，所以3.3V邏輯電平標准可以包容LVCMOS的輸出電平。在實際使用當中，對LVTTL標准和3.3V邏輯電平標准並不太區分，某些地方用LVTTL電平標准來替代3. 3V邏輯電平標准，一般是可以的。
JEDEC組織還定義了2.5V邏輯電平標准，如上圖所示。另外，還有一種2.5V CMOS邏輯電平標准，它與上圖的2.5V邏輯電平標准差別不大，可兼容。
低電壓的邏輯電平還有1.8V、1.5V、1.2V的邏輯電平。
、TTL和CMOS邏輯器件
邏輯器件的分類方法有很多，下面以邏輯器件的功能、工藝特點和邏輯電平等方法來進行簡單描述。
：TTL和CMO S器件的功能分類
按功能進行划分，邏輯器件可以大概分為以下幾類： 門電路和反相器、選擇器、譯碼器、計數器、寄存器、觸發器、鎖存器、緩沖驅動器、收發器、總線開關、背板驅動器等。
1：門電路和反相器
邏輯門主要有與門74X08、與非門74X0 0、或門74X32、或非門74X02、異或門74X86、反相器74X04等。
2：選擇器 選擇器主要有2-1、4-1、8-1選擇器74X157、74X153、74X151等。
3： 編/譯碼器
編/譯碼器主要有2/4、3/8和4/16譯碼器74X139、 74X138、74X154等。
4：計數器
計數器主要有同步計數器74 X161和異步計數器74X393等。
5：寄存器
寄存器主要有串-並移位寄存器74X164和並-串寄存器74X165等。
6：觸發器
觸發器主要有J-K觸發器、帶三態的D觸發器74X374、不帶三態的D觸發器74X74、施密特觸發器等。
7：鎖存器
鎖存器主要有D型鎖存器74X373、尋址鎖存器74X25 9等。
8：緩沖驅動器
緩沖驅動器主要有帶反向的緩沖驅動器74X24 0和不帶反向的緩沖驅動器74X244等。
9：收發器
收發器主要有寄存器收發器74X543、通用收發器74X245、總線收發器等。
10：總線開關 < br />總線開關主要包括總線交換和通用總線器件等。
11：背板驅動器
背板驅動器主要包括TTL或LVTTL電平與GTL/GTL+（GTLP）或BTL之間的電平轉換器件。
：TTL和CMOS邏輯器件的工藝分類特點
按工藝特點進行划分，邏輯器件可以分為Bipolar、CMOS、BiCMOS等工藝，其中包括器件系列有：
Bi polar（雙極）工藝的器件有： TTL、S、LS、AS、F、ALS。
CMOS工藝的器件有： HC、HCT、CD40000、ACL、FCT、LVC、LV、CBT、ALVC、AHC、AH CT、CBTLV、AVC、GTLP。
BiCMOS工藝的器件有： BCT、ABT、LVT、ALV T。
：TTL和CMOS邏輯器件的電平分類特點
TTL和CMOS的電平主要有以下幾種：5VTTL、5VCMOS（Vih≥0.7*Vcc，Vil≤0.3*Vcc）、3. 3V電平、2.5V電平等。
5V的邏輯器件
5V器件包含TTL、S、LS、 ALS、AS、HCT、HC、BCT、74F、ACT、AC、AHCT、AHC、ABT等系列器件
3.3V及以下的邏輯器件
包含LV的和V 系列及AHC和AC系列，主要有L V、AHC、AC、ALB、LVC、ALVC、LVT等系列器件。
具體情況可以參考下圖：
圖3－1：TI公司的邏輯器件示例圖
：包含特殊功能的邏輯器件
A．總線保持功能（Bus hold）
由內部反饋電路保持輸入端最后的確定狀態，防止因輸入端浮空的不確定而導致器件振盪自激損壞；輸入端無需外接上拉或下拉電阻，節省PCB空間，降低了器件成本開銷和功耗，見圖6－3。ABT、LVT、ALVC、ALVCH、 ALVTH、LVC、GTL系列器件有此功能。 命名特征為附加了“H& rdquo;如：74ABTH16244。
圖3－2：總線保持功能圖 圖3－3：串行阻尼電阻圖
B．串聯阻尼電阻（series damping res istors）
輸出端加入串聯阻尼電阻可以限流，有助於降低信號上沖/下沖噪聲，消除線路振鈴，改善信號質量。如圖6－4所示。具有此特征的ABT、LVC、LVT、ALVC系列器件在命名中加入了“2”或“R”以示區別，如ABT 162245，ALVCHR162245。對於單向驅動器件，串聯電阻加在其輸出端，命名如SN74LVC2244；對於雙向的收發器件，串聯電阻加在兩邊的輸出端，命名如SN74LVCR224 5。
C．上電/掉電三態（PU3S，Power up/power down 3-state）
即熱拔插性能。上電/掉電時器件輸出端為三態，Vcc閥值為2.1V；應用於熱拔插器件/板卡產品，確保拔插狀態時輸出數據的完整性。多數ABT、LVC、LVT、LVTH系列器件有此特征。
D．ABT 器件（Advanced BiCMOS Technology）
結合了CMOS器件(如HC/HCT、LV/LVC、ALVC、AHC/AHCT)的高輸入阻抗特性和雙極性器件(Bipolar，如TTL、LS、AS、ALS)輸出驅動能力強的特點。包括ABT、L VT、ALVT等系列器件，應用於低電壓，低靜態功耗環境。
E．Vcc/GND對稱分布
16位Widebus器件的重要特征，對稱配置引腳，有利於改善噪聲性能。AHC /AHCT、AVT、AC/ACT、CBT、LVT、ALVC、LVC、ALB系列 16位Widebus器件有此特征。
F．分離軌器件（Split-rail） < br />即雙電源器件，具有兩種電源輸入引腳VccA和VccB，可分別接5V或3 .3V電源電壓。如ALVC164245、LVC4245等，命名特征為附加了&ld quo;4”。
邏輯器件的使用指南
1：多余不用輸入管腳的處理
在多數情況下，集成電路芯片的管腳不會全部被使用。例如74ABT16244系列器件最多可以使用16路I/O管腳，但實際上通常不會全部使用，這樣就會存在懸空端子。所有數字邏輯器件的無用端子必須連接到一個高電平或低電平，以防止電流漂移（具有總線保持功能的器件無需處理不用輸入管腳）。究竟上拉還是下拉由實際器件在何種方式下功耗最低確定。 244、16244經測試在接高電平時靜態功耗較小，而接地時靜態功耗較大，故建議其無用端子處理以通過電阻接電源為好，電阻值推薦為1～10K。
2：選擇板內驅動器件的驅動能力，速度，不能盲目追求大驅動能力和高速的器件，應該選擇能夠滿足設計要求，同時有一定的余量的器件，這樣可以減少信號過沖，改善信號質量。 並且在設計時必須考慮信號匹配。
3：在對驅動能力和速度要求較高的場合，如高速總線型信號線，可使用ABT、LVT系列。板間接口選擇ABT16244/2 45或LVTH16244/245，並在母板兩端匹配，在不影響速度的條件下與母板接口盡量串阻，以抑制過沖、保護器件，典型電阻值為10- 200Ω左右，另外，也可以使用並接二級管來進行處理，效果也不錯，如1N4148等（抗沖擊較好）。 4：在總線達到產生傳輸線效應的長度后，應考慮對傳輸線進行匹配，一般采用的方式有始端匹配、終端匹配等。
始端匹配是在芯片的輸出端串接電阻，目的是防止信號畸變和地彈反射，特別當總線要透過接插件時，尤其須做始端匹配。 內部帶串聯阻尼電阻的器件相當於始端匹配，由於其阻值固定，無法根據實際情況進行調整，在多數場合對於改善信號質量收效不大，故此不建議推薦使用。始端匹配推薦電阻值為10～51 Ω，在實際使用中可根據 IBIS模型模擬仿真確定其具體值。
由於終端匹配網絡加重了總線負載，所以不應該因為匹配而使Buffer的實際驅動電流大於驅動器件所能提供的最大Source、 Sink電流值。
應選擇正確的終端匹配網絡，使總線即使在沒有任何驅動源時，其線電壓仍能保持在穩定的高電平。
5：要注意高速驅動器件的電源濾波。如ABT、L VT系列芯片在布線時，建議在芯片的四組電源引腳附近分別接0.1 μ或0.01 μ電容。
6：可編程器件任何電源引腳、地線引腳均不能懸空；在每個可編程器件的電源和地間要並接0.1uF的去耦電容，去耦電容盡量靠近電源引腳，並與地形成盡可能小的環路。
7：收發總線需有上拉電阻或上下拉電阻，保證總線浮空時能處於一個有效電平，以減小功耗和干擾。
8：373/374/273等器件為工作可靠，鎖存時鍾輸入建議串入10－200歐電阻。
9：時鍾、復位等引腳輸入往往要求較高電平，必要時可上拉電阻。
10：注意不同系列器件是否有帶電插拔功能及應用設計中的注意事項，在設計帶電插拔電路時請參考公司的《單板帶電插拔設計規范》。
11：注意電平接口的兼容性。 選用器件時要注意電平信號類型，對於有不同邏輯電平互連的情況，請遵守本規范的相應的章節的具體要求。
12 ： 在器件工作過程中，為保證器件安全運行，器件引腳上的電壓及電流應嚴格控制在器件手冊指定的范圍內。邏輯器件的工作電壓不要超出它所允許的范圍。
13：邏輯器件的輸入信號不要超過它所能允許的電壓輸入范圍，不然可能會導致芯片性能下降甚至損壞邏輯器件。
14：對開關量輸入應串電阻，以避免過壓損壞。
15 ：對於帶有緩沖器的器件不要用於線性電路，如放大器。
、TTL、CMOS器件的互連
：器件的互連總則
在公司產品的某些單板上，有時需要在某些邏輯電平的器件之間進行互連。在不同邏輯電平器件之間進行互連時主要考慮以下幾點：
1：電平關系，必須保證在各自的電平范圍內工作，否則，不能滿足正常邏輯功能，嚴重時會燒毀芯片。
2：驅動能力，必須根據器件的特性參數仔細考慮，計算和試驗，否則很可能造成隱患，在電源波動，受到干擾時系統就會崩潰。 3：時延特性，在高速信號進行邏輯電平轉換時，會帶來較大的延時，設計時一定要充分考慮其容限。
4：選用電平轉換邏輯芯片時應慎重考慮，反復對比。通常邏輯電平轉換芯片為通用轉換芯片，可靠性高，設計方便，簡化了電路，但對於具體的設計電路一定要考慮以上三種情況，合理選用。
對於數字電路來說，各種器件所需的輸入電流、輸出驅動電流不同，為了驅動大電流器件、遠距離傳輸、同時驅動多個器件，都需要審查電流驅動能力：輸出電流應大於負載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標准不一致，同時采用上述多種器件時應考慮電平之間的轉換問題。
我們在電路設計中經常遇到不同的邏輯電平之間的互連，不同的互連方法對電路造成以下影響：
·對邏輯電平的影響。應保證合格的噪聲容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，並且輸出電壓不超過輸入電壓允許范圍。
&middo t;對上升/下降時間的影響。應保證Tplh和Tphl滿足電路時序關系的要求和EMC的要求。
·對電壓過沖的影響。過沖不應超出器件允許電壓絕對最大值，否則有可能導致器件損壞。
TTL和CMOS的邏輯電平關系如下圖所示： 圖4－1： TTL和CMOS的邏輯電平關系圖
圖4－2：低電壓邏輯電平標准 < br />3.3V的邏輯電平標准如前面所述有三種，實際的3.3V TTL/CMOS邏輯器件的輸入電平參數一般都使用LVTT L或3.3V邏輯電平標准（一般很少使用LVCMOS輸入電平），輸出電平參數在小電流負載時高低電平可分別接近電源電壓和地電平（類似LVCMOS輸出電平），在大電流負載時輸出電平參數則接近 LVTTL電平參數，所以輸出電平參數也可歸入3.3V邏輯電平，另外，一些公司的手冊中將其歸納如LVTTL的輸出邏輯電平，也可以。
在下面討論邏輯電平的互連時，對3.3V TTL /CMOS的邏輯電平，我們就指的是3.3V邏輯電平或LVTTL邏輯電平。
常用的TTL和CMOS邏輯電平分類有：5V TTL、5V CMOS、3.3V TT L/CMOS、3.3V/5V Tol.、和OC/OD門。
其中：
3.3V/5V Tol.是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號輸入。
3.3V TTL/CMOS邏輯電平表示不能輸入5V信號的邏輯電平，否則會出問題。
注意某些5V的CMOS邏輯器件，它也可以工作於3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作於3.3V）（其實是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時工作不太可靠，使用時要特別注意，在設計時最好不要采用這類工作方式。
值得注意的是有些器件有單獨的輸入或輸出電壓管腳，此管腳接3. 3V的電壓時，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號，而當它接5V電壓時，輸入或輸出的邏輯電平為5V的邏輯電平信號，此時應該按該管腳上接的電壓的值來確定輸入和輸出的邏輯電平屬於哪種分類。
對於可編程器件（EPLD和FPGA）的互連也要根據器件本身的特點並參考本章節的內容進行處理。
以上5種邏輯電平類型之間的驅動關系如下表：
輸入
&nb sp;5V TTL 3.3V /5V To l. 3.3V TTL/CMOS &nbs p; 5V CMOS
輸出 &nb sp; 5V TTL √ &nbs p; √ &nb sp;?/FONT> ?/FONT& gt;
3.3V TTL/CMOS & nbsp; √ √ ; √ ;?/FONT>
5V CMOS & nbsp; √ √ ?/FONT> &n bsp;√
OC/OD &nb sp; 上拉 上拉 & nbsp; 上拉 上拉
上表中打鈎（& radic;）的表示邏輯電平直接互連沒有問題，打星號（?/FONT>）的表示要做特別處理。 對於打星號（?/FONT>）的邏輯電平的互連情況，具體見后面說明。
一般對於高邏輯電平驅動低邏輯電平的情況如簡單處理估計可以通過串接10－1K歐的電阻來實現，具體阻值可以通過試驗確定，如為可靠起見，可參考后面推薦的接法。
從上表可看出OC/OD 輸出加上拉電阻可以驅動所有邏輯電平，5V TTL和3.3V /5V Tol.可以被所有邏輯電平驅動。所以如果您的可編程邏輯器件有富裕的管腳，優先使用其OC/OD輸出加上拉電阻實現邏輯電平轉換；其次才用以下專門的邏輯器件轉換。
對於其他的不能直接互連的邏輯電平，可用下列邏輯器件進行處理，詳細見后面5.2到5.5節。
TI的AHCT系列器件為5V TTL輸入、5V CMOS輸出。
TI的LVC/LVT系列器件為TTL/CM OS邏輯電平輸入、3.3V TTL（LVTTL）輸出，也可以用雙軌器件替代。
注意：不是所有的LVC/LVT系列器件都能夠運行5V TTL/CMOS輸入，一般只有帶后綴A的和LVCH/ LVTH系列的可以，具體可以參考其器件手冊。
：5V TTL門作驅動源
&midd ot;驅動3.3V TTL/CMOS
通過LVC/LVT系列器件（為TTL/ CMOS邏輯電平輸入，LVTTL邏輯電平輸出）進行轉換。
·驅動5V CMOS
可以使用上拉5V電阻的方法