本文轉自：自己的微信公眾號《集成電路設計及EDA教程》
前面講解了調整Floorplan使得Narrow Channel里面形成偶數個PG來修復IR-drop的方法。可是我們可能還會看到下面的情形：Narrow Channel里面已經是Even PG了，但是還是有一些標准單元有IR-drop（已經用紅色標出）：
注：圖中Narrow Channel里面的Endcap、Decap和Filler為了簡化起見都沒有畫出來。
基本上它們都有這樣的特點：
· 有IR-drop的那些Cell基本都靠近Macro的Boundary；
· IR-drop比較嚴重的是那些Cell都是聚集在一起的，局部的Density比較嚴重的區域。
上篇推文我們講了Narrow Channel出現IR-drop的幾種解決方法：
1、調整Floorplan讓Channel形成偶數個PG（Even PG）；
2、在Narrow Channel區域加Checkerboard的Placement Blockage；
3、給Narrow Channel里面的標准單元加Cell padding（keepout margin）;
4、在Narrow Channel區域加Extra pg；
5、給Macro（本圖中是RAM）加keepout margin。
這里講其中的第二種：加Checkerboard的Placement Blockage。
分析：首先看些這些Cell的類型，一般我們不希望在Narrow Channel里面有Function的Cell，只希望是一些簡單的Buffer。如果是比較寬的Channel，那倒是可以放Function Cell的，不過我們也要保證它們的密度不能太高，否則也會導致IR-drop，限制密度的方法是打Partial Blockage。
因此對於Narrow Channel，我們一般設置成Buffer only的Blockage，如果里面出現了上面所示的IR-drop問題，這些Cell根據連接關系可能有幾種：
一種可能是下面的情況，Macro的Pin朝向這里，要從這里出Pin，在Macro比較長的情況下，為了滿足Setup和Transition的要求，需要就近放一些Buffer：
這種情況我們可以看下這個Macro的Connection關系，如果是連到左邊的Logic，那么我們可以將它左右Flip一下，這樣右邊Channel里面的Cell就會少了。
還有可能是一些信號從上往下/從下往上傳，或者從左往右/從右往左傳，由於Macro尺寸比較大，為了滿足Transition的要求，要在這個Channel里面插入一些Buffer：
其實可以觀察，這個Channel里面的Cell數目不是很多，如果將所有的Cell分散開也是放得下的，可是Cell卻堆在了一起，且堆在了離RAM比較近的地方。同樣，我們多半也會在RAM四周看到這種很多Cell貼者RAM擺放的情況，如下圖所示：
對於這些情形，我們可以通過在Narrow Channel里面以及Macro周圍打一些分散的成棋盤（Checkerboard）分布的Hard Placement Blockage。一方面可以防止太多的Cell被擺到這個Channel里面，來限制Cell的Density，另一方面也可以強制Channel里面的Cell分散擺放。加入Checkerboard的Hard Placement Blockage效果如下圖所示：
友情提示：在每個階段的優化期間（Place、CTS、Route）可能工具都會加入一些優化的Cell，為了防止這些區域又加一堆的Cell，我們可以保持這些Blockage，直到最后加Filler之前將它們Remove掉。
下面是加了Checkerboard之后Cell的擺放效果，可以看到Cell的密度大大降低了，且分布相對較為分散：
用這種方式可以降低Narrow Channel及Macro周圍發生IR-drop的幾率。
本推文就講到這里，以后的推文陸續講解其他的解決方案。
相關推文
IR-drop問題的分析與修復（含腳本分享）（一）：Partition boundary cells clustering
IR-drop問題的分析與修復（二）：odd pg in Narrow Channel