模電總復習之愛課堂題目概念整理
Chapter 1
1） 設室溫情況下某二極管的反偏電壓絕對值為1V，則當其反偏電壓值減少100mV時，反向電流的變化是基本不發生變化。
2） 二極管發生擊穿后，在擊穿區的曲線很陡，反向電流變化很大，但兩端的電壓降卻幾乎不變。
3） 二極管的反向擊穿分為雪崩擊穿和齊納擊穿兩類。
4） 齊納擊穿的反向擊穿電壓小於6V。
5） 二極管電擊穿是可逆的，熱擊穿不可逆。
6） 在P型半導體中，多子是空穴，少子是自由電子。
7） 在P型半導體中：在室溫下，當溫度升高時，空穴的濃度將會近似不變。
8） 在P型半導體中：在室溫下，當溫度升高時，自由電子的濃度將會升高。
9） 溫度每增加10攝氏度，硅或鍺二極管的反向飽和電流約增為原來的2倍。
10）二極管的伏安特性曲線可以被分為三個工作區域，分別為正向工作區、反向工作區和反向擊穿區。
11）不管溫度有多高，本征半導體中自由電子的濃度等於與空穴的濃度。
12）二極管的反向電流大小主要決定於少子濃度。
13）N、P型半導體對外顯電中性。
Chapter 2
1）有一PNP型三極管的發射結正偏、集電結正偏，則基極電位最低。
2）PNP型晶體管工作在飽和區時，發射結和集電結都正偏。
3）厄爾利（Early）電壓反映的是晶體管的基區調寬效應。
4）兩個三極管的β值的參數對稱性看二者比值與1比較，越接近於1，參數對稱性越好。
5）某放大電路在負載開路時的輸出電壓為12V，接入9k歐姆的負載電阻后輸出 電壓降為
9V，這說明放大電路的輸出電阻為3k歐姆，若將負載電阻改為21k歐姆，則負載上的電流大小為0.5mA。
6）有兩個放大倍數相同、輸入和輸出電阻不同的放大電路A和B，對同一個具有內阻的信號源電壓進行放大，在負載開路的條件下測得A的輸出電壓大，這說明A的輸入電阻大。
7）給放大電路設置合適直流工作點的目的是保證晶體管始終工作在放大區。
8）三極管的結構特點有基區很薄、發射區的摻雜濃度很大、集電結結面積大。
9）設有一NPN型三極管的發射結正偏、集電結反偏，則集電極電位最高，發射極電位最低。
10）放大電路的有效輸入信號必須加在發射結上。
11）分析放大電路時，通常應該采用先直流后交流的方法。
12）雙極型晶體管處於放大狀態時，iC和ib是線性關系；iC和VBE是指數關系；ΔiC和ΔVBE是線性關系。
13）通常的晶體三極管在集電極和發射極互換使用時，不再有較大的電流放大作用。
14）放大電路必須加上合適的直流電源才能正常工作。
15）在放大區內，共發射極輸出特性曲線基本水平略有上翹，說明此時輸出電壓VCE變化時，輸出電流iC基本不變。
16）在集成電路中，應盡量避免使用過高阻值的電阻。
17）若信號源為電壓源，則放大電路的輸入電阻越大越好。
18）若放大電路采用電流源形式輸出，則輸出電阻越大越好。
19）處於放大狀態的雙極型晶體管的集電極輸出電阻：交流電阻大於直流電阻。
20）若信號源為電流源，多級放大電路的輸入級適宜采用共基組態電路。
21）飽和失真和截止失真都是非線性失真。
22）若某NPN單管共射放大電路的工作位於其交流負載線的中點，則可獲得最大不失真輸出。23）可以通過減小輸入信號的幅度來減小甚至消除飽和失真和截止失真。
24）交流負載線和直流負載線分別應用不同的場合，不可混用。
25）大部分情況下，交流負載線斜率的絕對值要大於直流負載線斜率的絕對值。
26）直流負載線和交流負載線都經過Q點。
27）晶體管特性的變化不會對直流負載線產生影響。
28）對於共集電極電路：1.電壓增益小於1但接近於1
2.當從基極看過去時，能夠將發射極的交流負載電阻變為原來的(β+1)倍
3.具有很強的電流驅動能力
4.可作為緩沖級使用
29）對於共基極電路：1.共基電路輸入電阻較小
2.共基電路的高頻特性優於共發射極電路
3.共基極電路的電壓增益是同相的
30）用恆流源作為放大電路有源負載的好處是可以在電源電壓不變的情況下，獲得較高的電路增益、合適的靜態工作點、較寬的動態范圍
31）計算差模增益時僅需考慮輸出端的連接方式是單端還是雙端。
32）計算差模輸出電阻時僅需考慮輸出端的連接方式是單端還是雙端。
33）在晶體三極管的三種組態中，既可放大電壓也可放大電流的是共射組態，只能放大電壓的是共基組態，只能放大電流的是共集組態。
34）由晶體三極管放大電路的直流通路不可以判斷晶體三極管的工作組態。
35）一般來說，源電壓增益將小於電壓增益。
36）純阻負載的差分放大電路的差模電壓放大倍數與輸出信號是單端還是雙端輸出有關。
37）差分放大電路的基本特性是放大差模信號，抑制共模信號。
38）在差分放大電路中，差模輸入信號是兩個輸入端信號的差，共模信號是兩個輸入端信號的平均。
39）乙類功率放大電路的理想最大效率為78.5%
40）為減小多級直接耦合放大電電路的零點漂移，首級電路宜采用差分放大電路。
41）由於功率放大電路中的晶體管出於大信號放大狀態，所以微變等效電路方法不再適用。
42）對於乙類互補功放，電路輸出功率最大時刻並非管耗功率最大時刻。
43）多級放大電路的帶寬窄於其中任何一級。
44）多級放大電路的增益等於各級增益之積，但要考慮后級輸入電阻對前級的影響。
Chapter 3
1) 當VGS=0時，能夠工作在恆流區的場效應管是耗盡型MOS場效應管。
2) 放大（飽和）狀態下，雙極型晶體管的輸出電流和輸入電壓的（全值）關系為指數型，場效應型晶體管的輸出電流和輸入電壓的（全值）關系為二次函數型。
3) 場效應管源極跟隨器與雙極型晶體管射極跟隨器相比：1.源極跟隨器電壓跟隨性較差
2.源極跟隨器輸出電阻更大
4）相同條件下，電壓增益大小比較：CMOS反相器>一般的CMOS共源E/E型>NMOS共源E/D型>NMOS共源E/E型
Chapter 4
1）導致放大電路在高頻段產生頻率失真的主要原因是三極管結電容。
2）為提高單管共射放大電路的上限截止頻率，可采取的措施有：1.選擇基區體電阻小、結電容小、特征頻率高的晶體管 2.使用內阻小的信號源 3.減小負載電阻
3）多級放大電路的相頻特性等於各級放大電路的相頻特性之和。
4）共射放大電路的高頻特性主要由輸入回路決定。
5）共基放大電路的高頻特性主要由輸出回路決定。
6）共基放大電路的高頻特性最好，共集次之，共射最差。
Chapter 5
1) 有一單環深負反饋放大電路，其開環放大倍數為A，閉環放大倍數為Af，反饋系數為F。若F不變，A增大一倍，則Af將基本不變。
2) 有一單環深負反饋放大電路，其開環放大倍數為A，閉環放大倍數為Af，反饋系數為F。若A不變，F增大一倍，則Af將減小約一半。
3) 在三極管負反饋放大電路中，若保持負載不變，欲從信號源獲取較小的電流，並能夠在更換放大管時穩定輸出電流，可在放大電路中引入電流串聯或電壓串聯負反饋。
4) 負反饋只能改善反饋環路內的電路性能，對反饋環路之外無效。
5）只要放大電路的負載恆定，不管哪種反饋都能穩定輸出電壓。
6）當輸入信號已經失真時，引入負反饋並不能使失真得到改善。
Chapter 6
1）在正弦電壓輸入信號上疊加一個直流電壓，應選用加法運算電路。
2）由理想運放構成積分電路，當輸入電壓固定時，到達某一電壓所需的積分時限與負載電阻無關。
3）由運放構成的同相輸入放大器，運放的共模輸入電壓等於輸入電壓。
4）基本反相輸入放大電路采用電壓並聯負反饋。
5）基本同相輸入放大電路采用電壓串聯負反饋。
6）在反相求和電路中，運放的反相輸入端為“虛地”點，流過反饋單阻的電流基本上等於各輸入電流之和。
7）電壓跟隨器和晶體管射極跟隨器的共同點：1.交流輸入電阻較大
2.交流輸出電阻較小
3.電壓增益小於1且趨於1
8）與晶體管射極跟隨器相比，運放構成的電壓跟隨器特性更好，輸入電阻更大（趨於正無窮），輸出電阻更小（趨於0）
9）第一類輸出端限幅電路，用兩個背靠背的穩壓二極管引入深負反饋，工作在線性區。
10）第二類輸出端限幅電路，限流電路和穩壓二極管直接接於輸出端，工作在限幅區。
Chapter 10
1) 穩壓二極管工作時應處於反向擊穿區。
2) 穩壓二極管在使用時應串聯限流電阻。
3) 穩壓二極管應與負載並聯在一起。
4) 正常情況下，穩壓二極管和變容二極管都必須工作在反偏狀態 。
5) 半波整流電路只能在輸入信號的正半周或負半周時有輸出。
6) 對於串聯開關電源調整管功耗主要取決於調整管的飽和壓降和輸出電流。
7) 在直流穩壓電源中，濾波電路的采用使脈動系數降低。
8) 線性電源比開關電源紋波小。
9) 並聯型開關電源可以升壓。
10) 串聯型開關電源可以降壓。
11) 開關電源比線性電源效率高 。
數電總復習之愛課堂題目概念整理
Chapter 1
1）用一個字節（8位）表示無符號數，最大的表示范圍為0~255
2）8位有符號二進制數最高位表示符號（0表示正數，1表示負數），表示范圍為-127（或-128）~127
3）對26個英文字母（包括大小寫）進行編碼，若采用等長編碼，編碼長度為6位（一共52個字母）
4）對於一個邏輯函數，其任意兩個不同的最小項的與，結果為０
5）對於一個邏輯函數，其任意兩個不同的最大項的或，結果為1
6）卡諾圖化簡中，若編碼方式為8421BCD碼，則圖中10、11、12、13、14、15成為無關項（對應格子中填入X）
7）一個邏輯函數可能有幾種最簡式，但其兩種標准形式（與或式、或與式）均具有唯一性。
8）一個邏輯函數的全部最大項之積恆為零。
9）一個邏輯函數的全部最小項之和恆為1。
10）一個邏輯函數的最小項集合與其最大項集合互為補集。
11）用卡諾圖化簡法求函數的最簡或與式，應該圈0，且每個圈對應一個和項，原變量用0表示，反變量用1表示。
12）用卡諾圖化簡法求函數的最簡與或式，應該圈1，且每個圈對應一個積項，原變量用1表示，反變量用0表示。
13）在二進制表示中，數值0僅有補碼的表示唯一。因為數值0若用8位二進制編碼表示，可用原碼00000000或10000000來表示。若用反碼表示，則可表示為00000000或11111111。在補碼表示中，正數的補碼與原碼、反碼相同，負數的補碼等於它的反碼加1，因此只能用00000000來表示。
Chapter 2
1）門電路中懸空的輸入端若用萬用表去測對地電壓時，相當於接了一個大電阻然后接地，屬於低電平。
2）TTL門電路的輸入端懸空相當於接高電平，但輸入端懸空會產生干擾，影響正常邏輯關系。
3）CMOS門電路輸入端懸空時輸入電平不確定。
4）TTL三態門有三個狀態，分別是0狀態、1狀態、高阻態。
5）在不影響邏輯功能的前提下，CMOS與非門多余的輸入端可以接高電平。
6）晶體管飽和越深，灌電流負載的驅動能力越強，但工作速度越慢。
7）COMS、TTL門的輸入端通過10KΩ電阻接VCC時，則該輸入是邏輯“1”。
8）相同輸入OC門的輸出連在一起使用也增加灌電流驅動能力。
9）TTL與非門的開、關門電平越接近閾值電壓VT，噪聲容限越大。
10）三極管反相器的拉電流負載電阻過小時，主要對輸出的高電平產生影響。
11）三極管反相器的灌電流負載電阻過大時，主要對輸出的低電平產生影響。
12）為了增加驅動能力，相同輸入時的相同邏輯門輸出可以互連在一起使用。
13）TTL和CMOS與非門的閑置輸入端懸空時會影響其邏輯關系，所以不允許多余輸入端懸空。
14）TTLOC、CMOSOD門的輸出端可以直接相連實現“線與”邏輯。
15）ECL邏輯門輸出端直接相連可以實現“線或”。
16）無論什么門的輸出端都不能直接接地或者直接接電源。
17）與門、與非門多余的輸入端可接高電平。
18）或門、或非門多余的輸入端可接低電平。
19）扇出系數反映了邏輯門的帶負載能力，指邏輯門能驅動同類邏輯門的最大個數。
20）當TTL邏輯門輸入端通過一個大電阻（≥2kΩ）接地時，相當於高電平（1）
21）當TTL邏輯門輸入端通過一個小電阻（≤300Ω）接地時，相當於低電平（0）
22）和CMOS相比，ECL最突出優點在於工作速度快。
23）三態門可實現雙向數據傳輸。
24）兩個反相器並聯使用可以增加驅動能力。
Chapter 3
1）在組合邏輯電路中，任一時刻的輸出由該時刻的輸入決定。
2）若輸入信號源提供反變量，對於最簡與或式，一定可用兩級與非門實現。
3）1位8421BCD加法器輸入端有9個。
4）引起組合電路中競爭與冒險的主要原因為電路延時。
5）一個僅由各種邏輯門構成的電路不一定是組合邏輯電路。
6）增加冗余項職能消除靜態邏輯冒險。
7）加選通脈沖或加濾波電容可以消除靜態功能冒險。
8）利用級聯輸入端可以將1片4位數目比較器74LS85擴展為5位比較器。
9）對於輸出高電平有效的譯碼器，每個輸出都對應一個輸入地址的最小項。
10）用38譯碼器實現全加器還需要增加兩個4輸入與非門。
11）普通編碼器同時有兩個輸入信號有效時，會出現編碼錯誤。
12）編碼和譯碼是互逆的過程。
13）若輸入變量按照循環碼的規律變化，則不會產生靜態功能冒險。
14）數據選擇器的功能相當於多個輸入一個輸出的數據開關。
15）數據分配器的功能相當於一個輸入多個輸出的數據開關。
16）計數器不屬於組合邏輯電路。
17）數據選擇器不能做數碼比較器使用。
18）數據分配器和譯碼器電路結構類似。
19）漢明碼是既具有檢錯功能又具有糾錯功能的一種可靠性編碼。
20）用雙一線到四線數據分配器74LS155可以構成輸出低電平有效的3-8譯碼器。
21）用八選一數據選擇器74LS151可以實現4個變量的函數。
Verilog
1）在Verilog HDL中，case語句不呼吁並行語句。
2）input、output、inout聲明的變量，默認都是wire型
3）除了在聲明的同時進行賦值外，在使用wire型變量時，必須搭配assign
4）在always塊中賦值的變量，不能是wire型，要為reg型。
5）若變量放在begin…end內，則聲明不能為wire型
6）Verilog中不可綜合的語句：initial、#10（延時）等
7）b被賦成新值a的操作並不是立刻完成，而是在塊結束時才完成，且塊內多條賦值語句在塊結束時同時賦值的形式，稱為非阻塞賦值（b <= a）
8）賦值語句執行完后，塊才結束，b的值在賦值語句執行完后立刻就改變的成為阻塞賦值 方法（b=a）
9）always塊與assign語句是並發執行的，assign語句一定要放在always塊之外。
10）非阻塞賦值操作只能用於initial和always等過程塊中的reg型變量賦值。