今天在打包ip的時候看到ug1118（page58,v2016.4）。發現port，pin，interface幾個概念接近又不同。
在vivado當中，port就是指ip的輸出端口。external port是與硬件相連的端口，port本身有可能只是指block design的端口。
上面所說的external port與具體的硬件管腳（pin）相連接，這樣端口就算是完成了管腳映射。
Interface的概念不太容易注意到，在ug1118中有這樣一句話說：
Interfaces provide the ability to group signals into common grouping to use between IP in a Vivado IP integrator design。
這里所做的解釋適用於bus interface，但是也存在單個比特的interface，承接上面的定義，單個bits的接口映射相當於讓vivado知道這是專門用於某種功能的接口，比如時鍾，reset接口。這樣的話auto connection這種功能就有可能正常運作。
在ug835的page15~16當中有一張圖算是介紹了在FPGA當中出現所有對象的基本存屬關系。ug912的page9也有這樣一張圖，並且這份手冊專門對Vivado當中出現的各種元素做了分類。
Figure 1-1: Netlist and Device Objects
概略的說，上面所有的元素可以分成Netlist Objects和Device Objects。簡單起見本文只說Netlist Objects目錄下的PIN（不包含硬件實體的Package_pin）和PORT兩部分。
Pin：指器件原型或者層級細胞的一個邏輯連接點。
Port：一般只是指層級細胞的連接接口，可以看做是Pin的一種。Port更傾向於指外部接口，比如說block design連接外部物理接口的連接點就更常被稱為port(一般叫external port)。