當對目標模塊進行RTL描述后，習慣先會用Modelsim做一下功能仿真。當我們寫好Tensbench文件，直接在Modelsim SE中對源文件（design和Testbench）進行編譯時，如果源文件中存在相應的語法錯誤或者邏輯錯誤，一般都會提示錯誤大概存在於哪一行，我們找到對應的行修改代碼就行了。但是對於有些錯誤，比如語句中誤輸入了中文字符（像中文空格），Modelsim編譯器只是提示出錯，但是不提示錯誤所在的行數，這樣就不利於我們查錯。后來我重新在Quartus II中對源文件進行編譯，此時不僅可以提示出錯，還可以顯示錯誤所在的行數，然后刪除修改錯誤行所在的代碼，再把代碼拿到Modelsim SE中編譯就通過了。
所以通過這個實例，可以看出在編譯源文件（Verilog/VHDL）時，Quartus II的功能還是更加強大一下。所以我建議，以后在做前仿真之前，讓源文件在Quartus II中編譯通過之后，再拿到Modelsim中做編譯，再仿真。