reference: https://blog.csdn.net/shanghaiqianlun/article/details/50545581

1． PCIe信號

名稱	類型	描述
PCTP[3:0] PCTN[3:0]	PCIE_O	PCIe端口的差分發送數據
PCRP[3:0] PCRN[3:0]	PCIE_I	PCIe端口的差分接收數據
PCCLKP PCCLKN	DIFF_I	PCIe參考時鍾輸入當在PCIe公共時鍾模式（CLKMODE為高），PCCLKP/N要求時鍾頻率是100MHz 當在PCIe非公共時鍾模式（CLKMOD為低），PCCLKP/N要求的時鍾頻率由CLKSEL[1:0]來選擇，且在REFCLKP/N上的時鍾頻率也應該與PCCLK一樣。
PCRSTOn	IO	正常模式是輸出模式，在測試模式是輸入。作為一個異步有效為低的復位輸出，在下面兩種情況下這個腳輸出低： l PCIe端口檢測到熱復位 l PCIe端口是DL_DOWN

PCCLK可來自於PCIe接口上的參考時鍾信號，也可以來自：

ICS841N254I的QB0、QB1的輸出時鍾是一樣的。

2．S-RIO信號

名稱	類型	描述
SRTP[3:0] SRTN[3:0]	SRIO_O	S-RIO端口的差分發送數據
SRRP[3:0] SRRN[3:0]	SRIO_I	S-RIO端口的差分接收數據
SRRSTOn	IO	正常操作的時候，是輸入；測試模式時為輸入作為一個有效為低的異步復位輸出，在下面兩種情況下輸出為低： l 當接收到4個連續的S-RIO復位符號的時候，這個腳為低。SELF_RST l RapidIO PLM端口實現規定的控制寄存器SELF_RST置為1時。
MECS	IO-PD	異步S-RIO多播事件控制符號。它的方向由設備控制寄存器MECS_O位來控制。作為輸入，一個上升沿或者下降沿觸發S-RIO MECS在S-RIO鏈路上發送。使用RIO_SP0_MECS_FWD.SUBSCRIPTION/MULT_CS和RIO_EM_MECS_TRIG_EN.CMD_EN來選擇CMD域，應當與MECS一起設置。多MECSs與CMD域不同，它可以通過設置相應的這些域來產生。作為輸出，這個信號在收到S-RIO MECS是觸發，為了觸發MECS輸入，僅需一個MECS_CMD值被選擇。設置RIO_EM_MECS_CAP_EN.CMD_EN來選擇CMD值將被傳播到MECS腳，注意：在CMD_EN里，僅1bit應該被使能。

2．通用信號

名稱

類型

描述

RSTn

I-PU

器件復位，如果斷言這個信號，則Tsi721芯片的所有邏輯都會被復位。

REFCLKP

REFCLKN

DIFF_I

S-RIO參考時鍾輸入，REFCLK要求的時鍾頻率是由CLKSEL選擇的

REFCLK的產生：

復位信號是上電復位與按鈕復位的組合：

3． I2C信號

I2C接口用於：

作為一個master，從EEPROM中下載配置
作為一個master，允許PCEe RC或者S-RIO host配置其它I2C擴展器件
作為一個slave，將內部寄存器空間呈現給I2Cmaster（注意：用於實驗室調試，或者另一個master-driven初始化）

名稱	類型	描述
I2C_SCL	IO-OD	I2C接口的時鍾腳，最大100KHz
I2C_SDA	IO-OD	I2C接口的數據腳

在評估板上，是通過一個FT2232接口芯片來制造一個I2C接口。

4． JTAG和測試接口信號

名稱	類型	描述
TCK	I-PD	IEEE 1149.1/1149.6測試存取端口，時鍾輸入
TDI	I-PU	IEEE 1149.1/1149.6測試存取端口，串行數據輸入
TDO	O	IEEE 1149.1/1149.6測試存取端口，串行數據輸出
TMS	I-PU	IEEE 1149.1/1149.6測試存取端口，測試模式選擇
TRSTn	I-PU	IEEE 1149.1/1149.6測試存取端口，復位輸入在RSTn斷言期間，這個輸入必須被斷言，然后它可以處於其它狀態
TEST_ON	I-PD	測試模式腳，為低或者NC是正常操作模式
TEST_BCE	I-PU	邊界掃描兼容使能模式，這個輸入輔助1149.6測試，在器件的正常操作模式，它必須系到VDDIO（或NC，因為這個腳內部有上拉） 0=JTAG鏈包括SerDes寄存器，SerDes寄存器可通過JTAG腳來存取。用於在ATE期間和實驗室調試時使用一個外部JTAG控制器對SerDes寄存器調試。 1=JTAG鏈不包括SerDes寄存器，SerDes寄存器可存取，是通過BAR0存取內部寄存器總線
TEST_BIDIR_CTL	I-PU	測試模式腳，為高或者NC是正常操作模式

TDO、TCK、TDI、TMS、TRST是JTAG信號，在評估板里是通過一個FT2232接口芯片來制造一個JTAG接口的。

TEST_ON接地或懸空；TEST_BIDIR_CTL懸空或接3.3V電源；TEST_BCE可以懸空（為1）或接地，通過一個跳線器來選擇。

5． GPIO信號

名稱

類型

描述

GPIO[15:0]

異步通用IO。

l 每個GPIO可配置為通用目的的IO腳

l 每個腳都能配置為輸入或者輸出

l 當配置為輸出時候，當BDMA/SMSG/PC2SR/SR2PC遇到一個不可糾正的ECC錯誤或者S-RIO MAC有一個非數據內存不可糾正的ECC錯誤時，GPIO[0]斷言為高。

l 當配置為輸出時，當Tsi721 PCIe端口不在數據鏈路有效狀態的時候，GPIO[1]斷言為高。

l 當配置為輸出時，當Tsi721有一個有效的中斷的時候，GPIO[2]斷言為高。

l 當配置為輸出時，GPIO[15:3]的狀態可以用軟件編程。

GPIO[12:0]用於上電腳，見下一個表，這些信號在RSTn解除斷言后，它們必須保持狀態穩定並持續4000 REFCLKP/REFCLKN時鍾周期。復位后，它們的狀態被忽略。

GPIO映射為上電信號：

GPIIO主功能	上電腳（次功能）
GPIO[3：0]	I2C_SA[3:0]
GPIO[4]	I2C_DISABLE
GPIO[5]	I2C_SEL
GPIO[6]	I2C_MA
GPIO[7]	SP_SWAP_RX
GPIO[8]	SP_SWAP_TX
GPIO[9]	SP_HOST
GPIO[10]	SP_DEVID
GPIO[12:11]	CLK_SEL[1:0]

6．上電信號

名稱	類型	描繪
CLKMOD	I-PU	時鍾模式，為高的時候，Tsi721使用“PCIe common clocked mode”，當為低的時候，使用“PCIe non-common clocked mode”，這是個靜態信號
CLKSEL[1:0]	IO	REDCLKP/REFCLKN時鍾頻率選擇；在PCIe non-commom clock mode下，PCCLKP/PCCLKN時鍾頻率選擇。 l 0b11 = 125MHz l 0b10 = 100MHz l 001 = 156.25MHz l 其他：保留當使用100MHz的時候，S-RIO SerDes支持1.25/2.5/5Gbaud速率。當使用125/156.25MHz的時候，S-RIO SerDes支持1.25/2.5/3.125/5Gbaud速率如果使用100/125/156.25MHz時鍾速率的時候，PCIe的SerDes支持2.5/5Gbaud速率這個信號與GPIO[12：11]復用，是一個靜態信號。
I2C_DISABLE	IO	禁止I2C寄存器復位后加載，當斷言的時候，Tsi721並不企圖通過I2C總線把EEPROM的內容加載到寄存器。 0=使能從EEPROM中加載 1=禁止從EEPROM中加載這個信號與GPIO[4]復用，是一個靜態信號。
I2C_MA	IO	I2C多字節地址模式，如果I2C_DISABLE=0（也就是說，從EEPROM中下載），那么： 0=Tsi721使用1個字節EEPROM地址 1=Tsi721使用2個字節EEPROM地址否則，I2C_DISABLE=1（不從EEPROM中加載） 0=Tsi721復位后由PCIe RC加載 1=Tsi721復位后由外部I2C master加載這個信號與GPIO[6]復用，是一個靜態信號。
I2C_SA[3:0]	IO	I2C從地址，當Tsi721作為I2C slave的時候，這些腳的值代表I2C的7bit地址這些地址，與I2C_SEL信號一起，確定引導EEPROM的地址。這些腳的值復位后可以通過I2C Slave configuration Register來重新編程。這個信號與GPIO[3:0]復用，是一個靜態信號。
I2C_SEL	IO	I2C腳選擇，與I2C_SA[1,0]腳一起確定Tsi721引導EEPROM的7位地址中的低2位。當斷言的時候，I2C_SA[1:0]代表EEPROM從地址的低2位，Tsi721作為I2C master從EEPROM中下載，EEPROM從地址如下： A[6..2]=10100，A1=I2C_SA[1]，A0=I2C_SA[0] 當解除斷言的時候，I2C_SA[1:0]被忽略，EEPROM的低兩位為缺省的00，EEPROM地址可以由軟件來重載初始化這個信號與GPIO[5]復用，是一個靜態信號。
SP_DEVID	IO	S-RIO base deviceID控制當SP_HOST腳為高的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID的最低位LSB和LAR_BASE_ID域被設置為SP_DEVID，而這些域的其它位設置為0。當SP_HOST腳為低，SP_DEVID為高的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID和LAR_BASE_ID域被設置為1。當SP_HOST腳為低，SP_DEVID為低的時候，它配置RapidIO Base deviceID CSR的復位值：CSR的BASE_ID域設置為0xFE，LAR_BASE_ID域被設置為0x00FE。這個信號與GPIO[10]復用，是一個靜態信號。
SP_HOST	IO	S-RIO host/slave控制，這個信號決定RapidIO端口通用控制CSR的HOST位： 0=Tsi721是S-RIO slave 1=Tsi721是S-RIO host 這個信號與GPIO[9]復用，是一個靜態信號。
SP_SWAP_RX	IO	S-RIO接收Lane交換，這個信號確定RapidIO PLM端口實現規定控制寄存器的SWAP_RX位的復位值： 0=禁止S-RIO端口接收Lane交換，也就是說設置SWAP_RX[1:0]寄存器位為0b00。 1=使能S-RIO端口接收4x Lane交換，也就是說設置SWAP_RX[1:0]寄存器位為0b10。這個信號與GPIO[7]復用。
SP_SWAP_TX	IO	S-RIO發送Lane交換，這個信號確定RapidIO PLM端口實現規定控制寄存器的SWAP_TX位的復位值： 0=禁止S-RIO端口發送Lane交換 1=使能S-RIO端口發送Lane交換這個信號與GPIO[8]復用，是一個靜態信號。
SR_BOOT	I-PD	從S-RIO中Boot，當I2C_DISABLE也為高的時候，這個信號斷言為高。 1=Tsi721 S-RIO鏈路在基礎復位之后能立即啟動訓練，Tsi721自動設置器件控制寄存器的SRBOOT_CMPL位。 0=Tsi721 S-RIO鏈路在軟件設置SRBOOT_CMPL位之后能立刻啟動訓練。它是一個靜態信號。
STRAP_RATE[2:0]	I-PU	S-RIO鏈路速率，這些信號控制RapidIO端口控制2 CSR的BAUD_SEL域的復位值。注意，BAUD_SEL編碼不同於STRAP_RATE： l 0b111=5Gbaud l 0b110=2.5Gbaud l 0b101=1.25Gbaud l 0b010=3.125Gbaud l 其它：保留這是靜態信號。

7．電源

名稱	類型	描述
VDD	電源	1.0V核電源
VDDIO	電源	3.3V/2.5V電源，用於LVTTL IO
AVDD10	電源	1.0V PCIe和S-RIO SerDes模擬電源
AVDD25	電源	2.5V PCIe和S-RIO SerDes模擬電源
AVTT	電源	1.5V PCIe和S-RIO SerDes發射器模擬電源
VSS	地	數字和模擬共同的地
PCBIAS	IO	對應的PCIe SerDes偏置電流參考。PLL矯正電路，需要通過200歐姆1% 100ppm/C精密電阻將這個腳連接到地，並要遠離任何噪聲源
SRBIAS	IO	對應的S-RIO SerDes偏置電流參考。PLL矯正電路，需要通過200歐姆1% 100ppm/C精密電阻將這個腳連接到地，並要遠離任何噪聲源