Verilog/VHDL(以下簡稱verilog，手動眼斜)
原因如下：
1，跳過操作系統，對底層電路進行編程；
2，為什么它是編程語言。因為它可以在現場可編程邏輯陣列上運行，沒人規定一定要在CPU上跑的才叫編程語言吧。
------
說說Verilog為什么快：
基於馮諾依曼結構的編程語言需要先編譯成機器語言之后，run起來需要流式取指譯碼然后執行，指令之間也是流式進行。而且一條指令可能需要幾個或者幾十個CPU時鍾周期。哪怕是最貼近底層的匯編語言，也沒辦法避免單指令多周期的時間剛需，也無法避免這些時鍾周期還可以流水線疊加。
而verilog如果設計得好，在不太care硬件資源的前提下，任何指令甚至具有一定功能的程序，都可以在一個時鍾周期內完成。（可以理解為電路具有無限並行能力）
可以舉個例子，比如寫個if-else分支。在cpu上會用跳轉的方式來完成，比較判斷跳轉，說三個時鍾周期算少。而在verilog上呢，直接編譯成一個mux，一個周期搞定。在多分支的情況下，多個mux疊加，verilog的優勢會越來越大。
verilog的缺點也是很明顯，開發起來比匯編都痛苦(別問我是怎么知道的)。很多軟件工程師不了解verilog也是有原因的。舉個例子，都知道很多算法(挖礦，NN等)在GPU上跑得比CPU快很多，原因之一就是GPU上很多矩陣運算都用專用電路加速了(這部分專用計算電路就是由硬件描述語言verilog之類完成后再固化的)。所以，性能最強的編程語言，我投verilog一票。
原因如下：
1，跳過操作系統，對底層電路進行編程；
2，為什么它是編程語言。因為它可以在現場可編程邏輯陣列上運行，沒人規定一定要在CPU上跑的才叫編程語言吧。
------
說說Verilog為什么快：
基於馮諾依曼結構的編程語言需要先編譯成機器語言之后，run起來需要流式取指譯碼然后執行，指令之間也是流式進行。而且一條指令可能需要幾個或者幾十個CPU時鍾周期。哪怕是最貼近底層的匯編語言，也沒辦法避免單指令多周期的時間剛需，也無法避免這些時鍾周期還可以流水線疊加。
而verilog如果設計得好，在不太care硬件資源的前提下，任何指令甚至具有一定功能的程序，都可以在一個時鍾周期內完成。（可以理解為電路具有無限並行能力）
可以舉個例子，比如寫個if-else分支。在cpu上會用跳轉的方式來完成，比較判斷跳轉，說三個時鍾周期算少。而在verilog上呢，直接編譯成一個mux，一個周期搞定。在多分支的情況下，多個mux疊加，verilog的優勢會越來越大。
verilog的缺點也是很明顯，開發起來比匯編都痛苦(別問我是怎么知道的)。很多軟件工程師不了解verilog也是有原因的。舉個例子，都知道很多算法(挖礦，NN等)在GPU上跑得比CPU快很多，原因之一就是GPU上很多矩陣運算都用專用電路加速了(這部分專用計算電路就是由硬件描述語言verilog之類完成后再固化的)。所以，性能最強的編程語言，我投verilog一票。