無論G1 G2 怎么變化，只要G1 G2 任意一個輸出一個高電平，那么TN1或者TN2有一個就導通了，這樣L一定是低電平，TN1或TN2 起了反向器的作用，見0為0
只有同時滿足G1 G2 都為低電平，TP1 TP2 導通，TN2 TN1截止，這時候L才輸出高電平。
這是與的操作。
G1 G2 的高低變化，只有一個情況L才是輸出高電平，其他全是低電平。見0為0.
1&0=0 0&1=0 0&0=0 1&1=1 這是與運算。
作者：向導
鏈接：https://www.zhihu.com/question/282637916/answer/426829066
來源：知乎
著作權歸作者所有。商業轉載請聯系作者獲得授權，非商業轉載請注明出處。
為什么引入OC門？實際使用中,有時需要兩個或兩個以上與非門的輸出端連接在同一條導線上，將這些與非門上的數據（狀態電平）用同一條導線輸送出去。因此，需要一種新的與非門電路--OC門來實現“線與邏輯”。OC門主要用於3個方面： 實現與或非邏輯，用做電平轉換，用做驅動器。由於OC門電路的輸出管的集電極懸空，使用時需外接一個上拉電阻Rp到電源VCC。OC門使用上拉電阻以輸出高電平，此外為了加大輸出引腳的驅動能力，上拉電阻阻值的選擇原則，從降低功耗及芯片的灌電流能力考慮應當足夠大；從確保足夠的驅動電流考慮應當足夠小。
上下拉電阻：
1、當TTL電路驅動COMS電路時，如果TTL電路輸出的高電平低於COMS電路的最低高電平（一般為3.5V）， 這時就需要在TTL的輸出端接上拉電阻，以提高輸出高電平的值。
2、OC門電路必須加上拉電阻，以提高輸出的高電平值。
3、為加大輸出引腳的驅動能力，有的單片機管腳上也常使用上拉電阻。
4、在CMOS芯片上，為了防止靜電造成損壞，不用的管腳不能懸空，一般接上拉電阻產生降低輸入阻抗， 提供泄荷通路。
5、芯片的管腳加上拉電阻來提高輸出電平，從而提高芯片輸入信號的噪聲容限增強抗干擾能力。
6、提高總線的抗電磁干擾能力。管腳懸空就比較容易接受外界的電磁干擾。
7、長線傳輸中電阻不匹配容易引起反射波干擾，加上下拉電阻是電阻匹配，有效的抑制反射波干擾。
上拉電阻阻值的選擇原則包括:
1、從節約功耗及芯片的灌電流能力考慮應當足夠大；電阻大，電流小。
2、從確保足夠的驅動電流考慮應當足夠小；電阻小，電流大。
3、對於高速電路，過大的上拉電阻可能邊沿變平緩。綜合考慮
以上三點,通常在1k到10k之間選取。對下拉電阻也有類似道理
集電極開路輸出大概有以下幾個好處：
1.可以實現線與功能，即兩個或多個輸出端可並聯在一起，然后接一上拉電阻至高電平。這樣，只要有一個輸出是低，
那么結果就是低，即實現了與的功能。
2.跟上面的有點類似，那就是多個門輸出端接在一起時，不會導致損壞。
3.可以用來控制較高的電平。典型應用可以看看ULN2003。
4.跟3類似，當輸出斷開時，為高阻態，這樣就可以做輸入口使用了。典型應用請看8951單片機的IO口結構，
置1時即為輸入口。
對於集電極開路（OC）或者漏極開路（OD）輸出的，如果要輸出高電平，必須接上拉電阻，因為OC或OD門，
置1時輸出相當於懸空。
線與邏輯，即兩個輸出端（包括兩個以上）直接互連就可以實現“AND”的邏輯功能。在總線傳輸等實際應用中需要多個門的輸出端並聯連接使用，而一般TTL門輸出端並不能直接並接使用，否則這些門的輸出管之間由於低阻抗形成很大的短路電流（灌電流），而燒壞器件。在硬件上，可用OC門或三態門（ST門）來實現。 用OC門實現線與，應同時在輸出端口應加一個上拉電阻。
三態門（ST門）主要用在應用於多個門輸出共享數據總線，為避免多個門輸出同時占用數據總線，這些門的使能信號（EN）中只允許有一個為有效電平（如高電平），由於三態門的輸出是推拉式的低阻輸出，且不需接上拉（負載）電阻，所以開關速度比OC門快，常用三態門作為輸出緩沖器。