什么是線與邏輯？需要和CMOS漏極開路門（Open Drain, OD）一起介紹。
通常CMOS門電路都有反相器作為輸出緩沖電路，而在工程實踐中，有時需要將兩個門的輸出端並聯以實現“與”邏輯的功能稱為“線與”邏輯，或者用於驅動大電流負載，或者實現邏輯電平變換。
現在來考慮一種情況，如果將將兩個CMOS與非門G1和G2的輸出端連接在一起，如圖1所示，並設G1的輸出處於高電平，TN1截止，TP1導通；而G2的輸出處於低電平，TN2導通，TP2截止，這樣從G1的TP1端到G2的TN2端將形成一低阻通路，從而產生很大的電流，很有可能導致器件的損毀，並且無法確定輸出是高電平還是低電平，這一問題就需要OD門來解決。
所謂漏極開路門是指CMOS門電路的輸出只有NMOS管，並且它的漏極是開路的。使用OD門時必須在漏極和電源VDD之間外接一個上拉電阻（pull-up resister）RP。如圖2所示為兩個OD與非門實現線與，將兩個門電路輸出端接在一起，通過上拉電阻接電源。
當兩個與非門的輸出全為1時，輸出為1；只要其中以輸出為0，則輸出為0，所以該電路符合與邏輯功能，即L=(AB)'(CD)'。
上拉電阻對OD門動態性能的影響：
當其他門電路作為OD門的負載時，OD門稱為驅動門，其后所接的門電路稱為負載門。由於驅動門的輸出電容、負載門的輸入電容以及接線電容的存在，上拉電阻勢必影響OD門的開關速度，RP的值越小，負載電容的充電時間常數也越小，因而開關速度越快。但上拉電阻不能任意的減小，它必須保證OD門輸出端的電流不能超過允許的最大值IOL(max)。對於74HC/74HCT系列CMOS電路，IOL(max)=4 mA，因此RP必須大於VDD/IOL(max)=5 V/4 mA = 1.25kΩ 。與普通CMOS電路相比，RP的值比PMOS管導通電阻大，因而，OD門從低電平到高電平的轉換速度比普通CMOS門慢。
（摘自：《電子技術基礎（數字部分）》第六版 康華光）