ASIC DC綜合的理解

DC綜合流程

---

輸入設計文件+指定的工藝庫文件+約束文件
經過DC的綜合，輸出滿足期望的門級網表及綜合報告

輸入輸出數據

---

輸入文件：設計文件（verilog等）、工藝庫（db）、約束文件
輸出文件：網表（Netlist）、report

DC對輸入數據的理解

---

設計對象

---

DC將讀入的設計進行解析，分成不同的設計對象。

• DC將設計對象分為八種不同的類型：

設計(Design)
單元（Cell）
引用（Reference）
端口（Port）
連線（Net）
時鍾（Clock）
庫（Library）

工藝庫

---

• 工藝庫包括如下信息：

庫類
庫級屬性
單元描述
環境描述

比例因子
工作條件
時序范圍模型
線載模型

• 可見：DC的綜合是根據輸入的約束文件，將設計轉換到工藝庫對應的門級網表

約束與優化

---

根據實際情況對design工作環境進行建模，包括PVT（工藝/電壓/溫度），clk，延時，驅動，負載等工作環境

摘錄小記

DC綜合是基於路徑，每個路徑上都有Cell和Net，所以基於路徑的綜合就是計算路徑上的delay和rc（dc是使用互連線載模型進行估算）

DC綜合是基於路徑，每個路徑上都有Cell和Net，而Cell延時是根據input_transition和out_load得出的，Net延時根據fanout_length,resistance,capacitance得出的。

DC中的約束，其實就是給Chip設計一個環境，比如驅動這個Chip輸入端口Cell，或者這個Chip輸出端口驅動了哪些單元或者端口接入了哪些負載，以及這個芯片的工藝、電壓、溫度等。

參考資料

---

[1]. Design Compiler manual
[2]. EETOP資料