OS WIN7vivado 2015.4
vivado自帶的仿真器
vivado project 包含一個block design， block design 中包含AXIPCIE, MIG, INTERCONNECTOR, 第三方IP，AXI APB BRIGE
仿真並保存所有信號到wdb文件的步驟：
1， simulation setting：vivado simulator， 仿真時間設置為10ns
2， run simulation
3，開始仿真時會彈出behavior simulation窗口，因為1中設置的仿真時間很短，所以會很快停下來
4，在tcl console中運行 log_wave -r /
5, run 1ms (這里的時間值是根據實際仿真情況設置的）
6，仿真結束后，可以看到 .sim/sim_1/behave/ 路徑下的 _behav.wdb 文件
打開wdb文件並查看波形
1，vivado菜單欄的flow ： open static simulation ：選擇上面6中提到的wdb文件
2，在scope或object欄里右擊 add to wave
轉載：http://bbs.eetop.cn/viewthread.php?tid=595292
第二種：
仿真完保存board_behav.wcfg文件，下次打開：
vivado菜單欄的flow ： open static simulation ：選擇上面6中提到的wdb文件
然后
