基於FPGA的CNN算法移植(三)軟件算法架構分析


        這個系列的精華部分在  基於FPGA的CNN算法移植(一)概述   后面我真不知道怎么寫了,再寫就有泄密的風險。或者可以去討論HLS 或者是SDsoc。 

        可是我真的想多做點筆記和大家一起討論一下,思前想后就寫這個吧。

        這個是分析別人家公司的一個項目A,當然不是本公司的項目,因為需要借鑒,所以進行了分析 ,看我當時是如何去入手。

  

第一軟件項目架構分析

        項目A  軟件架構圖  ,YOLO上實現,圖像輸入 416*416*3 。A-->B 是3*3的卷積運算。B -->A 是pooling運算。總結起來就是卷積9層,池化6層

 

 第二:運算量分析

        有人會問,這個有什么用,這個是用來估算項目效率的,因為我要用這個來估算我目前項目的性能,這個也是參考之一。

 

 

 第三:緩存量分析

         分析一下每一層需要多少memory。這個是激活值16bit

 

 

 這個是YOLO 架構,用HLS 2016.2  在 7045 上實現了17.53幀的項目。分析到此就結束了

然后就是,你在自己的項目上受到什么啟發呢?

 。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。。

 

 作者:清霜一夢

 

歡迎加入: FPGA廣東交流群:162664354

。。。。。。。。。。。。。。。。。。。

 

。。。。。。。。。。。。。。。。。。。


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM