xilinx 7系列芯片不再支持LVDS33電平，在VCCO電壓為3.3V的情況下無法使用LVDS25接口。
有些設計者想通過在軟件中配置為LVDS25，實際供電3.3V來實現LVDS33也是無效的，原因是xilinx 7系列芯片在IO配置方面增加了過壓保護，因而無法通過欺騙綜合軟件的方式強行配置IO，具體參見
7-Series SelectIO Resources Guide, page 100, Note 2 states:
"if the voltage exceeds 2.85V, the outputs will be in a high-Z state. The device should always be operated within the recommended operating range as specified in the 7 series FPGA data sheets."
雖然在VCCO為3.3V情況下無法輸出LVDS25，但可以作為輸入進行使用，具體參見AR#43989 https://www.xilinx.com/support/answers/43989.html
參考：
1：https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/LVDS-Interface/td-p/777086
2：https://forums.xilinx.com/t5/Zynq-All-Programmable-SoC/LVDS-LVDS-25-Problem-on-Zynq/td-p/645481
3: https://www.xilinx.com/support/answers/43989.html