一、mipi LCD 的CLK時鍾頻率與顯示分辨率及幀率的關系
公式：
Mipiclock = [ (width+hsync+hfp+hbp) x (height+vsync+vfp+vbp) ] x (bus_width) x fps/ (lane_num)/2
即mipi屏的傳輸時鍾頻率（CLKN,CLKP）等於(屏幕分辨率寬width+hsync+hfp+hbp)x(屏幕分辨率高height+vsync+vfp+vbp)x(RGB顯示數據寬度) x 幀率/ (lane_num)/2
解釋：
一幀畫面需要的數據量為(單位bit)：FRAME_BIT = (屏幕有效顯示寬度+hsync+hfp+hbp) x ( 屏幕有效顯示高度+vsync+vfp+vbp) x(RGB顯示數據寬度24)
一秒鍾內需要傳輸的數據量為(單位bps)：FRAME_BIT x fps（幀率）。
除以lane_num的原因：因為mipi通訊協議中，一個CLOCK幾個lane是可以同時傳輸數據的。
除以2的原因：因為根據mipi通訊協議，CLK_N、CLK_P這兩根時鍾線的上升沿/下降沿可以獲取到數據。
因此我們可以得出如下結論：
1.在相同的時鍾頻率下，lane數越多，則單位時間內可以傳輸的數據越多。若顯示幀率固定不變，則可以支持的更大的分辨率；而分辨率固定不變的情況下，則我們可以考慮支持更高的幀率顯示。
2.在lane數固定的情況下，提高傳輸的時鍾頻率，則單位時間內也可以傳輸更多的顯示數據。進而我們可以考慮是提高幀率還是提高分辨率，或兩者做出平衡。
但我們不能任意無限制的提高mipi的傳輸時鍾頻率及lane數目，因為mipi通訊協議對此進行了限制，一組CLOCK最高只能支持4組lane,一組lane的傳輸速度最高只能支持到1 Gbps。也就是說一組CLOCK最高只能支持到4Gbps速度傳輸。
此時就引出了一個新問題：4Gbps速度傳輸，是滿足不了現在市場上推出的4K電視的帶寬要求的，怎么辦？答案是使用8組lane，使用兩組clock來傳輸。
下面我們以展訊7731平台下EK79023這款LCD 驅動IC的配置參數進行實例說明：
static struct timing_rgb lcd_ek79023_mipi_timing = { .hfp = 100, /* unit: pixel */ .hbp = 60, .hsync = 24, .vfp = 22, /*unit:line*/ .vbp = 10, .vsync = 2, }; static struct info_mipi lcd_ek79023_mipi_info = { .work_mode = SPRDFB_MIPI_MODE_VIDEO, .video_bus_width =24, /*18,16*/ .lan_number = 2, .phy_feq=660*1000, .h_sync_pol =SPRDFB_POLARITY_POS, .v_sync_pol = SPRDFB_POLARITY_POS, .de_pol =SPRDFB_POLARITY_POS, .te_pol =SPRDFB_POLARITY_POS, .color_mode_pol =SPRDFB_POLARITY_NEG, .shut_down_pol =SPRDFB_POLARITY_NEG, .timing =&lcd_ek79023_mipi_timing, .ops = NULL, }; struct panel_spec lcd_ek79023_mipi_spec = { .width = 600, .height = 1024, .fps =57,//62,//67,//52,//57,//60, .type =LCD_MODE_DSI, .direction =LCD_DIRECT_NORMAL, .info = { .mipi =&lcd_ek79023_mipi_info }, .ops =&lcd_ek79023_mipi_operations, };
從中可知，該LCD的分辨率為600 x 1024，幀率為57 HZ。
一幀圖像的數據量為：FRAME_BIT=(600+24+100+60) x (1024+2+22+10) x(24)=19907328 bit
一秒鍾的數據量為：19907328 x 57 = 1134.717696 Mbps
所需的mipi時鍾頻率為：1134717696/2(lane)/2= 283.679424 Mhz
一組lane的傳輸速度是：283.679424 x 2= 576.358848 Mbps
二、MIPI應用接口MIPI CSI/DSI簡介
MIPI（mobile industry processor interface）是2003年由ARM，Nokia，ST，TI等公司成立的一個聯盟（www.mipi.org），目的是把手機內
部的接口如攝像頭、顯示屏接口、射頻/基帶接口等標准化，從而減少手機設計的復雜程度，增加設計靈活性。
MIPI聯盟下面有不同的WorkGroup，分別定義了一系列的手機內部接口標准，比如攝像頭接口CSI、顯示接口DSI、射頻接口DigRF、麥克風/喇
叭接口SLIMbus等。
統一接口標准的好處是手機廠商根據需要可以從市面上靈活選擇不同的芯片和模組，更改設計和功能時更加快捷方便。
目前已經比較成熟的MIPI應用有攝像頭的CSI接口、顯示屏的DSI接口以及基帶和射頻間的DigRF接口。UFS、LLI等規范正在逐步制定和完善過
程中。
物理層支持HS(High Speed)和LP(Low Power)兩種工作模式。HS模式下采用低壓差分信號，功耗較大，但是可以傳輸很高的數據速率（數據速率為80M～1Gbps）；
LP模式下采用單端信號，數據速率很低（<10Mbps），但是相應的功耗也很低。兩種模式的結合保證了MIPI總線在需要傳輸大量數據（如圖像） 時可以高速傳輸，
而在不需要大數據量傳輸時又能夠減少功耗。
CSI接口：
CSI-2是一個單或雙向差分串行界面，包含時鍾和數據信號。
CSI-2的層次結構：CSI-2由應用層、協議層、物理層組成。
協議層包含三層：象素/字節打包/解包層，LLP(Low Level Protocol)層，LANE管理層；
所有的CSI-2接收器和發射器必須支持連續的時鍾，可以選擇支持不連續時鍾；連續時鍾模式時，數據包之間時鍾線保持HS模式，非連續時鍾模式時，數據包之間
時鍾線保持LP11狀態。
參考1：https://www.cnblogs.com/cartsp/p/6434371.html
參考2：http://blog.csdn.net/xzongyuan/article/details/32130049?locationNum=13