1 概述
- CCI-2包括若干單向Data lane，用於傳輸圖像數據
- clock lane是必須的，data lane 1-4個
- CCI，camera control interface，用於配置
- 物理層詳見D-PHY，lane配置為：LP也需要，進出HS模式需要LP control mode若干操作
The minimum D-PHY physical layer requirement for a CSI-2 transmitter is
• Data Lane Module: Unidirectional master, HS-TX, LP-TX and a CIL-MFEN function
• Clock Lane Module: Unidirectional master, HS-TX, LP-TX and a CIL-MCNN function
The minimum D-PHY physical layer requirement for a CSI-2 receiver is
• Data Lane Module: Unidirectional slave, HS-RX, LP-RX, and a CIL-SFEN function
• Clock Lane Module: Unidirectional slave, HS-RX, LP-RX, and a CIL-SCNN function
2 CCI
- CCI，camera control interface，是I2C協議的子集，與I2C基本一致
- 支持多種位寬的寄存器, 由於I2C是字節流讀寫，多Bytes寄存器的原子操作要由硬件實現來保證。例如32bit reg, write時，寫完最后一個Byte，才會真正寫入寄存器；read時，4Bytes的值是讀第一個Byte時的值
- MS Byte at lowest address
8-bit – generic setup registers
16-bit – parameters like line-length, frame-length and exposure values
32-bit – high precision setup values
64-bit – for needs of future sensors
3 CSI-2協議層總覽
CSI-2的Protocol layer分為三層：
- Pixel/Byte Packing/Unpacking Layer， 理解APP層不同Data formats，即不同格式的圖像信息，例如YUV、RGB、RAW等
- Low Level Protocol， LLP，組織串行數據
- Lane Distribution/Lane Merging， TX時串行數據分發到多個lane， RX從多個lane獲取數據並merge成串行數據
4 Lane Distribution/Lane Merging
- dispatch和merge時，以Bytes為單位，不是bit
- 不同lane傳輸長度可以不同，因為Bytes數不一定是lane數的整數倍
5 Low Level Protocol
6 Pixel/Byte Packing/Unpacking Layer
主要描述YUV/RGB/RAW等格式的存儲，詳見specification.
7 參考
Specification for CSI-2, V1.3