SignalTap II內置邏輯分析儀是quartus ii開發過程中必要的工具，用於抓取工程運行中實際產生的信號。這與modelsim不同，modelsim屬於功能驗證，是“理論上”的波形，而signaltap ii抓取的真實的波形（當然也不能保證全對！），是隨着碼流燒錄進FPGA然后綜合處一塊區域為邏輯分析儀。
1.建立工程並編譯。首先當然已經完成工程了，需要對波形進行抓取檢測。
2.創建一個新的STP文件。在File菜單中選擇New，在彈出的界面中選擇Other Files 一欄，再選擇SignalTapII File，點擊OK。或者在菜單里建立再保存也可以。
初始界面如下。
3.在STP文件中添加實例（Instance）。在圖中Instance窗口中點擊右建，選擇Create Instance。默認情況下，新建的STP文件中有一個默認名為auto_signaltap_0的Instance，可以右鍵rename下。
4.在新建Instance中添加觀測節點（Nodes）。在Edit菜單中選擇Add notes（或者在信號那一大片區域處雙擊鼠標），彈的Nodes Finder界面，在Named一欄中填入節點名稱，可以用*號通配符；點擊List按鈕后的箭頭，在其中選取信號類型，之后點擊list按鈕，Nodes Found窗口中將列出查找到的信號，雙擊以選取所需信號。用同樣的方法加入其它所需信號，完成后點擊OK。
5.設置信號。設置信號為比較關鍵的一步，尤其要注意觸發條件。
Type:信號類型，自動
Alias：別名，手打
Name：信號名稱
Data enable：數據使能
Trigger enable：觸發使能
Trigger conditions：觸發要滿足的條件，右鍵可查看
Basic AND:這些觸發條件之間的關系，是同時滿足還是只要有一個滿足就可以
6.采樣時鍾
clock為采樣信號，用這個信號來抓取波形，一般選取系統中最快的信號（當然有更合適的也可以，這個也受制於采樣深度和實際采樣信號）。
sample depth為采樣深度，這決定了能采集信號的時間，同時也決定了綜合出來的邏輯分析儀所占資源。太大了會報錯，板子上資源會不足。
Trigger:
Pre：存放的波形中，有12％是觸發條件滿足前的波形，88％是觸發條件滿 足后的波形
Center：觸發條件滿足前后的波形各占一半
Post：與Pre相反，88％是觸發條件滿足前的波形，有12％是觸發條件滿 足后的波形。
7.與信號來源有關
8.開始抓取信號。首先燒程序下板子，這里通過SignalTap II 界面下板子，和之前不一樣，看界面右上角。
Hardware:選取燒寫途徑
Device:選取設備
Sof:選取SOF文件
然后點擊藍色按鈕下載~
9.切換至data界面
10.選取要抓取的腳本，點擊run analysis
11.等待觸發，得到波形
