Tcl與Design Compiler (九)——綜合后的形式驗證


本文如果有錯,歡迎留言更正;此外,轉載請標明出處 http://www.cnblogs.com/IClearner/  ,作者:IC_learner

  這里來講一下formality的使用,貌似跟tcl和DC沒有很強的聯系;然而說沒有聯系,也是不正確的。在綜合完成之后,可以進行形式驗證。此外這里不是專門講解formality的使用的,因此只會簡單地實踐一下它的用法。

  formality是Synopsys公司的形式驗證工具,上一節我們得到了綜合后的設計,這里我們就要驗證綜合后的設計和我們的RTL代碼是否一致。

 

1、准備好RTL文件、綜合優化后的文件以及帶有優化映射信息的SVF文件:

           

 

2、書寫相應地流程文件:

            

 

3、啟動formality:

    fm_shell

對上面腳本不清楚的或者不懂的,可以使用man命令查看它的用法:

-->

               

-->

               

-->

       

 

-->

        

 

 

4、執行我們寫的腳本

     

得到結果如下,說明驗證通過了:

     

 

 

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM