減法器
1.加法器，減法器都是從一位的二進制數開始進行例題講解，逐漸擴展到多位二進制位數之間的運算。在設計邏輯電路的過程中，根據所描述的功能構建好真值表。出題者喜歡要求讀者用與或門，與或非門構建函數表達式。它的原因在於依據真值表寫函數表達式，最標准的就是最小項表達式。以下小圖的邏輯圖來看與或門，我們的頭腦中不能老是思維定勢，認為輸入就是兩個，在實際生活中，輸入應該非常多，遠非兩個，在邏輯符號中，要清楚地認識與非門的多輸入的畫法，將與門分成了好幾格，每一格代表一個與門電路。下小圖可以寫成AB+CD+EF（不認真考慮前面的輸入），由細小的門集成為更大的門，將某一部分單獨來看，它們就是一個整體，如（AB+CD+EF），體現在邏輯圖中就是一個角。
如果從全圖的角度看，在最后一級門電路中，每一個小整體代表着輸出。最后一級的與門中，有兩個輸入，有三個輸入，這都是可以的，最多輸入的個數是依照初始的輸入的個數來定，不可能超過這個數，只可能少於這個數，因為對於某一輸出而言，並非所有的輸入對它都是有效的。從最左邊的所有輸入，經過邏輯電路圖，在最右邊得到了所有的輸出。還有一點，這是與或表達式的邏輯圖，如果在寫邏輯表達式，包括化簡變化函數式時，采用了不同於與或形式的表達式，那么最終得到的邏輯圖就和下面的與或形式的邏輯圖完全不一樣。
2.一位的全減器是指，兩個一位的二進制數之間進行減法運算。全減器的特例就是半減器。
多位二進制減法器，是由加法電路構成的；在加法電路的基礎上，減法與加法采用同一套電路，實現加減法共用。
3.這里的多位二進制數的減法，是指無符號數，為什么？
將減法運算轉換為加法運算，采用的是補數的方法完成的。這就解釋了為什么兩者能共用一套電路，是不是減法在轉換時，我們需要在加法電路的基礎上進行一些小的擴展，來進行減法的補碼轉換?
N反是每一位都取反，沒有符號位，下式當中，A-B是減法，通過形式轉化，將-B化為B反+1-2n，B是正數，A和B均為無符號數，通過補碼的轉變，我們成功的將-B變為了固定的-2n，但是這還是有減號，該怎么解決？
仔細觀察下面這張圖，A和B是兩個四位二進制數相減。A的四位是正常輸入，B的輸入是取反輸入，低位向高位的進位C-1的作用是輸入1，這樣就完成了A+B反+1，至於-2n，我們是通過本想向高位的輸入來實現的，對CO輸出取反，就是-2n，如果V輸出是1，代表A小於B,產生了借位，如果V輸出為0，則A大於B，不用借位。為什么-2n是這樣實現的？原理是什么？V是一種輸出，應該有相應的表達式。有進位的話，進位再取反，沒有的話，怎么辦？通過實際的例子，我們發現，本位向高位的進位一直是有的，要么是1，要么是0，沒有進位就是0。
這里對於補碼，反碼的概念不是很清楚。
如果是A-B，A小於B，那么通過加法器算出來的結果，還需要再次求反（不包括借位位的輸出），加1，這就涉及再次取反電路的設計，原先的進位位的取反已經算是對加法器做了改變。下圖就是結果再取反的邏輯圖：V的借位信號是1時，V和D3的異或，將V和D3都當作自變量1，那么輸出肯定是0,0可以用D3'來代替，同時，V為1的信號還要當成低位向本位的進位，輸入1，為了充分的利用加法器，我們必須將A的輸入端全部接地，這個器件實際上是為V為1研究設計的，如果V為0輸入時，0和D3異或時，D3當作1來看，輸出為1,就是D3,此時，C-1輸入也為0
4.講解過四位二進制加法電路和四位二進制減法電路，如何設計兩個四位加減共用電路，輸入信號里面要提供一個加還是減的信號，到底如何設定？
5.四位全加器電路除了實現加法的功能，還有什么應用。
用四位全加器實現8421BCD碼到余3BCD碼的轉換。
用四位全加器來將輸入的余3BCD碼轉化成BCD碼，可以有兩種方法，第一種是余3BCD直接減3，另一種是余3BCD加13，這是為什么？