Altium Designer學習---如何進行SI仿真


Altium designer 如何進行SI仿真。

        1、仿真電路中需要至少一塊集成電路;    

        2、器件的IBIS模型;     

        3、在規則中必須設定電源網絡和地網絡;     

        4、建立SI規則約束;     

        5、層堆棧必須設置正確,電源平面必須連續;

    建立的文件必須是一個工程,並把相應的文件放在工程目錄下,建立原理圖設計,建立PCB設計。搭建相應的IBIS模型,設定電源和地的規則,建立SI規則約束,並將層堆棧設置正確,電源平面連續。

    對於SI仿真,可以是原理圖仿真,可以是PCB仿真,

    下面就實際操作一下如何利用Altium來實現對集成電路的SI仿真工作。首先要打開一塊單板,單板可以是系統自帶的,也可以是自行設計的。筆者打開一個自行設計的單板如下所示:

        (1)首先設置好層疊設置,選擇Impedance Calculation…,配置板材的相應參數,這里選擇默認值,如下所示:

    當遇到個別原理圖元器件符號並未放置在PCB版圖設計,用戶可以利用Altium Designer提供的器件關聯功能,即菜單Project -> Component Links命令;在PCB版圖設計SI分析中,未布線的網絡將采用曼哈頓(Manhattan)長度算法計算引腳間的傳輸線長度。

    (2)設置信號的激勵,如下圖所示:

    (3)設置電源和地網絡

    (4)進入到仿真界面,tools ----signal integrity,如下圖所示:

    打開模型信號完整性配置界面后,有幾種狀態需要了解,如上圖所示。

點擊Analyze Design…,彈出下圖

        點擊Analyze Design…,出現如下圖所示:

    可以選擇一個網絡,點擊右鍵---detail查看詳細的信息。

    下圖對一個信號進行反射和串擾分析

    反射分析

    比如選擇SD_CLK,點擊>按鈕,然后點擊右下方的reflection按鈕,進行反射分析,右側方框內部可以對發生反射的信號進行阻抗匹配,包括串行,上拉電阻,下拉電阻,戴維南以及阻容和二極管匹配等,如下所示:

    對於信號若是會發生反射,可以選擇串接電阻,在掃描步數可以設置,這里保持默認,如下圖所示:

        再次進行反射計算,如下圖所示,會列出以步數為10的所有情況,選擇合適的阻值,串接在PCB板上即可。

    串擾分析:

在SD_CLK信號上右鍵選擇Set Aggressor設置干擾源,如下圖所示,然后點擊crosstalk得到下圖的串擾分析

    根據上述的結果可以對可能會產生串擾的情況進行重新布局改進。理想的布局結構如下圖所示:

    高速信號的布線規則:

    3w原則

    這里3W是線與線之間的距離保持3倍線寬。是為了減少線間串擾,應保證線間距足夠大,如果線中心距不少於3倍線寬時,則可保持70%的線間電場不互相干擾,稱為3W規則。如要達到98%的電場不互相干擾,可使用10W規則。

    20H原則

    這里的H指的介質厚度,H即電源和地之間的介質厚度。是指電源層相對地層內縮20H的距離,是為抑制邊緣輻射效應。在板的邊緣會向外輻射電磁干擾。將電源層內縮,使得電場只在接地層的范圍內傳導。有效的提高了EMC。若內縮20H則可以將70%的電場限制在接地邊沿內;內縮100H則可以將98%的電場限制在內。

對高頻信號回流的理解不能有一個思維定勢,認為回流必須完全存在於信號走線正下方的參考平面上。事實上,信號回流的途徑是多方面的:參考平面,相鄰的走線,介質,甚至空氣都可能成為它選擇的通道,究竟哪個占主要地位歸根結底看它們和信號走線的耦合程度,耦合最強的將為信號提供最主要的回流途徑。比如在多層PCB設計中,參考平面離信號層很近,耦合了絕大部分的電磁場,99%以上的信號能量將集中在最近的參考平面回流,由於信號和地回流之間的環路面積很小,所以產生的EMI也很低。

避免信號線跨越地平面分割壕溝和接插件。板子的空余地方,盡可能大面積敷銅。而且要保持與地平面低阻抗良好連接。

參考資料:《altium designer信號完整性分析》

/****************************************************************

//===============================================================

上述內容如果有侵犯到您的權利,請及時與本作者聯系,會在第一時間處理

聯系方式:

Email    :tiegen123@126.com

QQ     :770811496

QQ交流群:298095983(FPGA&硬件學習交流群)

個人博客:http://www.raymontec.com/

其他博客:http://www.cnblogs.com/raymon-tec

由於作者水平有限,文中難免有疏漏或常識性錯誤,勞煩各位盡情指出。

歡迎大家一同討論技術,交流設計過程中的經驗,共同進步,共同學習。

//===============================================================

****************************************************************/


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM