∑–△型模數轉換器(ADC)
1.概述
近年來，隨着超大規模集成電路制造水平的提高，Σ-Δ型模數轉換器正以其分辨率高、線性度好、成本低等特點得到越來越廣泛的應用。Σ-Δ型模數轉換器方案早在20世紀60年代就已經有人提出，然而，直到不久前，在器件商品化生產方面，這種工藝還是行不通的。今天，隨着1微米技術的成熟及更小的CMOS幾何尺寸，Σ-Δ結構的模數轉換器將會越來越多地出現在一些特定的應用領域中。特別是在混合信號集成電路(Mixed-signal ICs，指在單一芯片中集成有模數轉換器、數模轉換器以及數字信號處理器功能的集成電路芯片)中。目前，Σ-Δ型模數轉換器主要用於高分辨率的中、低頻(低至直流)測量和數字音頻電路。用於低頻測量的典型芯片有16位分辨的AD7701，24位分辨的AD7731等；用於高品質數字音頻場合的典型芯片有18位分辨率的AD1879等。隨着設計和工藝的水平的提高，目前已經出現了高速Σ-Δ型模數轉換器產品。例如AD7723(1.2MSPS)，AD9260(2.5MSPS)等。
2. ∑–△型ADC的理論基礎
與一般的ADC不同，∑–△型ADC不是直接根據抽樣數據的每一個樣值的大小進行量化編碼，而是根據前一量值與后一量值的差值即所謂的增量的大小來進行
量化編碼。從某種意義上講，它是根據信號波形的包絡線進行量化編碼的。∑–△型ADC由兩部分組成，第一部分為模擬∑–△調制器，第二部分為數字抽取濾波器，如下圖所示。
∑–△調制器以極高的抽樣頻率對輸入模擬信號進行抽樣，並對兩個抽樣之間的差值進行低位量化，從而得到用低位數碼表示的數字信號即∑–△碼；然后將這種∑–△碼送給第二部分的數字抽取濾波器進行抽取濾波，從而得到高分辨
率的線性脈沖編碼調制的數字信號。因此抽取濾波器實際上相當於一個碼型變換器。由於∑–△調制器具有極高的抽樣速率， 通常比奈奎斯特抽樣頻率高出
許多倍，因此∑–△調制器又稱為過抽樣ADC轉換器。這種類型的ADC采用了極低位的量化器， 從而避免了制造高位轉換器和高精度電阻網絡的困難；另一方面，因為它采用了∑–△調制技術和數字抽取濾波，可以獲得極高的分辨率；同時由於采用了低位量化輸出的∑–△碼，不會對抽樣值幅度變化敏感，而且由於碼位低，抽樣與量化編碼可以同時完成，幾乎不花時間，因此不需要采樣保持電路，這就使得采樣系統的構成大為簡化。這種增量調制型ADC實際上是以高速抽樣率來換取高位量化，即以速度來換精度。
從調制編碼理論的角度看，多數傳統的ADC，例如並行比較，逐次逼近型等，均屬於線性脈沖編碼調制(LPCM，Linear Pulse Code Modulation)類型。這類ADC根據信號的幅度大小進行量化編碼，一個分辨率位n的ADC其滿刻度電平被分為2n個不同的量化等級，為了能區分這2n個不同的量化等級需要相當復雜的電阻(或電容)網絡和高精度的模擬電子器件。當位數n較高時，比較網絡的實現是比較困難的，因而限制了轉換器分辨率的提高。同時，由於高精度的模似電子器件受集成度，溫度變比等因素的影響，進一步限制了轉換器分辨率的提高。
∑–△型ADC與傳統的LPCM型ADC不同，它不是直接根據信號的幅度進行量化編碼，而是根據前一采樣值與后一采樣值之差(即所謂增量)進量化編碼，從某種意義上來說它是根據信號的包絡形狀進行量化編碼的。從這一點上看，它與跟蹤計數型ADC有一點類似。
△表示增量，∑表示積分或求和。在下面可以看到，∑–△型ADC采用了極低位的量化器(通常是1位)，從而避免了LPCM型ADC在制造時面臨的很多困難，非常適合用MOS技術實現。另一方面，又因為它采用了極高的采樣速率和∑–△調制技術，可以獲得極高的分辨率。同時，由於它采用低位量化，不會像LPCM型ADC那樣對輸入信號的幅度變化過於敏感。
與傳統LPCM型ADC相比，∑–△型ADC實際上是一種用高采樣速率來換取高位量化，即以速率換分辨率的方案。
過采樣(Oversampling)技術是改善模數轉換器總體性能諸多技術中的一種。∑—△結構的ADC是一種內在的過采樣轉換器。∑—△型ADC以很低的采樣分辨率(1位)和很高的采樣速率將模擬信號數字化，通過使用過采樣技術，噪聲整形和數字濾波技術增加有效分辨率，然后對ADC輸出進行抽取(Decimation)處理，以降低ADC的有效采樣速率，去除多余信息，減輕數據處理的負擔。由於∑—△型ADC所使用的1位量化器(即1位比較器)和1位數模轉換器(為一開關)具有良好的線性，所以∑—△型ADC表現出的微分線性和積分線性性能是非常優秀的，並且，不像其它類型的ADC那樣，它無需任何的修調。
3. 一階∑–△型ADC的基本原理
要了解∑—△型ADC的工作原理，必須熟悉過采樣，噪聲整形，數字濾波和采樣抽取等幾個基本概念。下圖是一階∑—△型ADC含有非常簡單的模擬電路(一個比較器，一個開關，一個或幾個積分器及模擬求和電路)和十分復雜的數字信號處理電路。
一階∑—△型ADC
Σ-Δ轉換器具有相對簡單的結構，又稱為過采樣轉換器。這種轉換器由Σ-Δ調制器（虛線框內）及連接於其后的數字濾波器構成。調制器的結構非常近似於雙斜率ADC，包括一個積分器和一個比較器，以及含有一個1位ADC的反饋環。這個內置的DAC僅僅是一個開關，它將積分器輸入切換到一個正或負的參考電壓。Σ-ΔADC還包括一個時鍾單元，為調制器和數字濾波器提供適當的定時。
下圖是輸入Vin＝0和Vin＝＋Vref/4兩種情況下，電路中各點的電壓波形示意圖。可以看出兩種情況下，C點輸出的碼流中"0"和"1"的個數是不一樣的。
波形圖
窄帶信號送入Σ-ΔADC后被以非常低的分辨率（1位）進行量化，但采樣頻率卻非常高，如2MHz或更高。經過數字濾波處理后，這種過采樣被降低到一個比較低的采樣率，如8KHz左右，同時ADC的分辨率（即動態范圍）被提高到16位或更高，盡管比流水線ADC要慢且限於比較低的輸入帶寬，這種Σ-Δ技術在模數轉換器市場上仍占據了很重要的位置。它具有三個主要優勢：
低價格、高性能(最高可到24位)
集成化的數字濾波
與DSP技術的兼容性便於實現系統集成
主要應用在：音頻和測量
芯片實例：ADS1210系列：24位A/D轉換器。Burr-Brown公司
近年來，采用高分辨率的Σ-Δ型ADC頗為流行，它的一個突出優點是在一片混合信號CMOS大規模集成電路上實現了ADC與數字信號處理技術的結合。這一技術的其它優點：分辨率高達24位；比積分型及壓頻變換型ADC的轉換速率高； 采用混合信號CMOS工藝，可實現低價格、高分辨率的數據采集和數字信號處理；由於采用高倍頻過采樣技術，降低了對傳感器信號進行濾波的要求，實際上取消了信號調理。缺點：當高速轉換時，需要高階調制器；在轉換速率相同的條件下，比積分型和逐次逼近型ADC的功耗高。
目前，Σ-Δ型ADC分為四類：（1）高速類ADC；（2）調制解調器類ADC；（3）編碼器類ADC；（4）傳感器低頻測量ADC。其中每一類Σ-Δ型ADC又分為許多型號，給用戶帶來極大方便。