http://blog.csdn.net/ywhfdl/article/details/7579977
最近做了一個PCB，走線寬度為3.5mil，間距為8mil，板厚1.6，TOP到GND 之間為0.3mm，因此USB阻抗超大，超過了80--100 的范圍，USB 下載小文件可以，下載大文件，就超級不行！一個慘痛的教訓，讓我載抄了信號完整性分析的一段：深刻體會，錢的教訓的深刻的！！
USB通用串行總線(Universal Serial Bus)，目前我們所說的USB一般都是指USB2.0，USB2.0接口是目前許多高速數據傳輸設備的首選接口,從1.1過渡到2.O,作為其重要指標的設備傳輸速度，從1.5Mbps的低速和12Mbps的全速提高到如今的480Mbps的高速。USB的特點不用多說大家也知道就是：速度快、功耗低、支持即插即用、使用安裝方便。正是因為其以上優點現在很多視頻設備也都采用USB 傳輸。
USB2.0設備高速數據傳輸PCB 板設計。對於高速數據傳輸PCB板設計最主要的就是差分信號線設計，設計好壞關乎整個設備能否正常運行。
1、USB2.0接口差分信號線設計
USB2.0協議定義由兩根差分信號線(D 、D-)傳輸高速數字信號，最高的傳輸速率為480 Mbps。差分信號線上的差分電壓為400mV，理想的差分阻抗(Zdiff)為90(1±O．1)Ω。在設計PCB 板時，控制差分信號線的差分阻抗對高速數字信號的完整性是非常重要的，因為差分阻抗影響差分信號的眼圖、信號帶寬、信號抖動和信號線上的干擾電壓。由於不同軟件測量存在一定偏差，所以一般我們都是要求控制在80Ω至100Ω間。
差分線由兩根平行繪制在PCB 板表層(頂層或底層)發生邊緣耦合效應的微帶線(Microstrip)組成的，其阻抗由兩根微帶線的阻抗及其和決定，而微帶線的阻抗(Zo)由微帶線線寬(W)、微帶線走線的銅皮厚度(T)、微帶線到最近參考平面的距離(H)以及PCB 板材料的介電常數(Er)決定，其計算公式為：Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8WT)]。影響差分線阻抗的主要參數為微帶線阻抗和兩根微帶線的線間距(S)。當兩根微帶線的線間距增加時，差分線的耦合效應減弱，差分阻抗增大；線間距減少時，差分線的耦合效應增強，差分阻抗減小。差分線阻抗的計算公式為：Zdiff=2Zo（1-0.48exp(-0.96S/H))。微帶線和差分線的計算公式在O．1<W／H<2．0 以及0．2<S／H<3．0 的情況下成立。
為了獲得比較理想的信號質量和傳輸特性，高速USB2.0設備要求PCB板的疊層數至少為4層，可以選擇的疊層方案為：頂層(信號層)、地層、電源層和底層(信號層)。不推薦在中間層走信號線，以免分割地層和電源層的完整性。普通PCB 板的板厚為1.6 mm，信號層上的差分線到最近參考平面的距離H大約為11mil，走線的銅皮厚度T大約為O.65mil，填充材料一般為FR-4，介電常數Er為4.2。在H、T 和Er已確定的條件下，由差分線2D阻抗模型以及微帶線和差分線阻抗計算公式可以得到合適的線寬W和線間距S。當W=16mil，S=7mil時，Zdiff=87Ω。但通過上述公式來推導合適的走線尺寸的計算過程比較復雜，借助PCB 阻抗控制設計軟件Polar 可以很方便的得到合適的結果，由Polar可以得到當W=11mil，S=5mil時，Zdiff=92.2Ω。
在繪制USB2．O 設備接口差分線時，應注意以下幾點要求：
1、USB2.O芯片放置在離地層最近的信號層,並盡量靠近USB插座,縮短差分線走線距離。
2、差分線上不應加磁珠或者電容等濾波措施,否則會嚴重影響差分線的阻抗。
3、如果USB2.O接口芯片需串聯端電阻或者D線接上拉電阻時,務必將這些電阻盡可能的靠近芯片放置。
4、將USB2.O差分信號線布在離地層最近的信號層。
5、在繪制PCB板上其他信號線之前,應完成USB2.0差分線和其他差分線的布線。
6、保持USB2.O差分線下端地層完整性,如果分割差分線下端的地層,會造成差分線阻抗的不連續性，並 會增加外部噪聲對差分線的影響。
7、在USB2.0差分線的布線過程中,應避免在差分線上放置過孔(via),過孔會造成差分線阻抗失調。如 果必須要通過放置過孔才能完成差分線的布線,那么應盡量使用小尺寸的過孔,並保持USB2.0差分線在一個信號層上。
8、保證差分線的線間距在走線過程中的一致性，使用Cadence繪圖時可以用shove保證，但在使用Protel 繪圖時要特別注意。如果在走線過程中差分線的間距發生改變，會造成差分線阻抗的不連續性。
9、在繪制差分線的過程中，使用45°彎角或圓弧彎角來代替90°彎角，並盡量在差分線周圍的150mil 范圍內不要走其他的信號線，特別是邊沿比較陡峭的數字信號線更加要注意其走線不能影響USB差分線。
10、差分線要盡量等長，如果兩根線長度相差較大時，可以繪制蛇行線增加短線長度。
2、USB2.0總線接口端電源線和地線設計
USB接口有5個端點，分別為：USB 電源(VBUS)、D-、D+、信號地(GND)和保護地(SHIELD)。除了D+、D-差分信號設計，USB總線電源、信號地和保護地的設計對USB系統的正常工作同樣重要。
USB電源線電壓為5V,提供的最大電流為500mA，應將電源線布置在靠近電源層的信號層上，而不是布置在與USB差分線所在的相同層上，線寬應在30mil以上，以減少它對差分信號線的干擾。現在很多廠家的USB從控制芯片工作電壓為3.3V,當其工作在總線供電模式時,需要3.3-5V的電源轉換芯片,電源轉換芯片的輸出端應盡量靠近USB芯片的電壓輸入端，並且電源轉換芯片的輸入和輸出端都應加大容量電容並聯小容量電容進行濾波。當USB從控制芯片工作在自供電的模式時，USB電源線可以串聯一個大電阻接到地。
USB接口的信號地應與PCB板上的信號地接觸良好，保護地可以放置在PCB 板的任何一層上，它和信號地分割開,兩個地之間可以用一個大電阻並聯一個耐壓值較高的電容，如圖2所示。保護地和信號地之間的間距不應小於25mil，以減少兩個地之間的邊緣耦合作用。保護地不要大面積覆銅，一根100mli寬度的銅箔線就已能滿足保護地的功能需要了。
在繪制USB電源線、信號地和保護地時，應注意以下幾點：
1、USB插座的1、2、3、4 腳應在信號地的包圍范圍內，而不是在保護地的包圍范圍內。
2、USB差分信號線和其他信號線在走線的時候不應與保護地層出現交疊。
3、電源層和信號地層在覆銅的時候要注意不應與保護地層出現交疊。
4、電源層要比信號地層內縮20D，D 為電源層與信號地層之間的距離。
5、如果差分線所在層的信號地需要大面積覆銅，注意信號地與差分線之間要保證35mil以上的間距，以免覆銅后降低差分線的阻抗。
6、在其他信號層可以放置一些具有信號地屬性的過孔，增加信號地的連接性，縮短信號電流回流路徑。
7、在USB總線的電源線和PCB板的電源線上，可以加磁珠增加電源的抗干擾能力。
3、USB2.0其他信號的拓撲結構設計
USB2.O提供高達480Mbps的傳輸速率，因此芯片需要外接一個較高頻率的晶振，例如Cypress公司的CY7C68013需要外接1個24MHz的晶振。晶振應盡量靠近USB芯片的時鍾輸入腳，時鍾線不能跨越USB2.0的差分線，晶振下不要布置任何信號線，並且在時鍾線周圍應覆有完整的信號地，以降低時鍾線對其他信號線的干擾，特別是對差分線的干擾。在繪制USB芯片與其他芯片相連的數據線時，應保證線間距不小於8mil。
按EMC、EMI原理和信號完整性要求設計的USB2.0設備PCB板，傳輸速率可以達到300Mbps以上。高速數字信號傳輸PCB板設計是一個比較復雜的領域，對設計人員的要求比較高，設計周期也比較長。