Cotex-M3內核STM32F10XX系列時鍾及其配置方法

一、背景
　　最近做個項目，需要使用STM32，還是以前一樣的觀點，時鍾就是MCU心臟，供血即時鍾頻率輸出，想要弄明白一個MCU，時鍾是一個非常好的切入點。言歸正傳，網上已經有太多大神詳述過STM32的詳細配置方法了，在此就簡單介紹下STM32時鍾系統，以及如何配置做個簡單記錄，方便以后的快速開發。

二、正文
　　廢話不多說，上一張STM32F10xx的時鍾樹圖：

　　

　　由圖可知，STM32F10XX有兩級時鍾
　　第一級時鍾
　　　　* 高速內部時鍾（HSI）
　　　　* 鎖相環時鍾（PLLCLK)
　　　　* 高速外部時鍾（HSE）
　　第二級時鍾
　　　　* 低速內部時鍾（LSI）
　　　　* 低速外部時鍾（LSE）

　　又由圖可知，
　　　　* HSE由外部晶振從"OSC_OUT","OSC_IN"兩腳輸入提供。
　　　　* LSE由外部晶振從"OSC32_OUT","OSC32_IN"兩腳輸入提供。
　　　　* HSI由8MHZ高速內部RC震盪電路提供。
　　　　* LSI由40kHZ低速內部RC震盪電路提供。

　　STM32F10XX還可通過MCO腳向外提供時鍾輸出。時鍾來源有PLLCLK/HSI/HSE/SYSCLK，由MCO選擇器來選擇。

　　研究過時鍾來源，再來研究時鍾的去向，MCU自身要能正常運作，即需要一個時鍾，這個時鍾既是系統時鍾(SYSCLK)，而基本上所有外設的時鍾均來自於這個系統時鍾(SYSCLk)。然后由系統時鍾對外提供各種外設時鍾。詳見圖。　　

　　當然，也有例外，USB時鍾必須為48MHZ，這里的USB時鍾(USBCLK)由PLLCLK直接提供，RTC時鍾 (RTCCLK)也不是來源於系統時鍾(SYSCLK)，詳見圖。　　

　　時鍾結構大體也就如此，不再深究，網上有許多更加深入的講解，接下來說說如何去配置。用代碼來說明問題：

　　先貼文件"system_stm32f10x.c"，此文件即庫文件。里面有一個很重要的函數"SystemInit()" 

　　解析過STM32啟動代碼的朋友都應該知道，這個函數跑在進入main函數之前，里面做的事情即是配置系統時鍾。代碼如下：

void SystemInit (void)
{
  /* Reset the RCC clock configuration to the default reset state(for debug purpose) */
  /* Set HSION bit */
  RCC->CR |= (uint32_t)0x00000001;

  /* Reset SW, HPRE, PPRE1, PPRE2, ADCPRE and MCO bits */
    #ifndef STM32F10X_CL
      RCC->CFGR &= (uint32_t)0xF8FF0000;
    #else
      RCC->CFGR &= (uint32_t)0xF0FF0000;
    #endif /* STM32F10X_CL */   
      
      /* Reset HSEON, CSSON and PLLON bits */
      RCC->CR &= (uint32_t)0xFEF6FFFF;
    
      /* Reset HSEBYP bit */
      RCC->CR &= (uint32_t)0xFFFBFFFF;
    
      /* Reset PLLSRC, PLLXTPRE, PLLMUL and USBPRE/OTGFSPRE bits */
      RCC->CFGR &= (uint32_t)0xFF80FFFF;
    
    #ifdef STM32F10X_CL
      /* Reset PLL2ON and PLL3ON bits */
      RCC->CR &= (uint32_t)0xEBFFFFFF;
    
      /* Disable all interrupts and clear pending bits  */
      RCC->CIR = 0x00FF0000;
    
      /* Reset CFGR2 register */
      RCC->CFGR2 = 0x00000000;
    #elif defined (STM32F10X_LD_VL) || defined (STM32F10X_MD_VL) || (defined 

STM32F10X_HD_VL)
      /* Disable all interrupts and clear pending bits  */
      RCC->CIR = 0x009F0000;
    
      /* Reset CFGR2 register */
      RCC->CFGR2 = 0x00000000;      
    #else
      /* Disable all interrupts and clear pending bits  */
      RCC->CIR = 0x009F0000;
    #endif /* STM32F10X_CL */
        
    #if defined (STM32F10X_HD) || (defined STM32F10X_XL) || (defined STM32F10X_HD_VL)
      #ifdef DATA_IN_ExtSRAM
        SystemInit_ExtMemCtl(); 
      #endif /* DATA_IN_ExtSRAM */
    #endif 
    
      /* Configure the System clock frequency, HCLK, PCLK2 and PCLK1 prescalers */
      /* Configure the Flash Latency cycles and enable prefetch buffer */
      SetSysClock();    //此函數在該函數末尾                                            

                                            
    
    #ifdef VECT_TAB_SRAM
      SCB->VTOR = SRAM_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal 

SRAM. */                   
    #else
      SCB->VTOR = FLASH_BASE | VECT_TAB_OFFSET; /* Vector Table Relocation in Internal 

FLASH. */                     
    #endif                                                                              

                                  
}

static void SetSysClock(void)
{
    // 根據宏定義來設置時鍾。
    #ifdef SYSCLK_FREQ_HSE
      SetSysClockToHSE();
    #elif defined SYSCLK_FREQ_24MHz
      SetSysClockTo24();
    #elif defined SYSCLK_FREQ_36MHz
      SetSysClockTo36();
    #elif defined SYSCLK_FREQ_48MHz
      SetSysClockTo48();
    #elif defined SYSCLK_FREQ_56MHz
      SetSysClockTo56();  
    #elif defined SYSCLK_FREQ_72MHz
      SetSysClockTo72();    // 以設置成最大頻率72MHZ為例
    #endif
     
     /* If none of the define above is enabled, the HSI is used as System clock
        source (default after reset) */ 
}
        
static void SetSysClockTo72(void)
{
  __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
  
  /* SYSCLK, HCLK, PCLK2 and PCLK1 configuration ---------------------------*/    
  /* Enable HSE */    
  RCC->CR |= ((uint32_t)RCC_CR_HSEON);
 
  /* Wait till HSE is ready and if Time out is reached exit */
  do
  {
    HSEStatus = RCC->CR & RCC_CR_HSERDY;
    StartUpCounter++;  
  } while((HSEStatus == 0) && (StartUpCounter != HSE_STARTUP_TIMEOUT));

  if ((RCC->CR & RCC_CR_HSERDY) != RESET)
  {
    HSEStatus = (uint32_t)0x01;
  }
  else
  {
    HSEStatus = (uint32_t)0x00;
  }  

  if (HSEStatus == (uint32_t)0x01)
  {
    /* Enable Prefetch Buffer */
    FLASH->ACR |= FLASH_ACR_PRFTBE;

    /* Flash 2 wait state */
    FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
    FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;    

 
    /* HCLK = SYSCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
      
    /* PCLK2 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
    
    /* PCLK1 = HCLK */
    RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;

#ifdef STM32F10X_CL
    /* Configure PLLs ------------------------------------------------------*/
    /* PLL2 configuration: PLL2CLK = (HSE / 5) * 8 = 40 MHz */
    /* PREDIV1 configuration: PREDIV1CLK = PLL2 / 5 = 8 MHz */
        
    RCC->CFGR2 &= (uint32_t)~(RCC_CFGR2_PREDIV2 | RCC_CFGR2_PLL2MUL |
                              RCC_CFGR2_PREDIV1 | RCC_CFGR2_PREDIV1SRC);
    RCC->CFGR2 |= (uint32_t)(RCC_CFGR2_PREDIV2_DIV5 | RCC_CFGR2_PLL2MUL8 |
                             RCC_CFGR2_PREDIV1SRC_PLL2 | RCC_CFGR2_PREDIV1_DIV5);
  
    /* Enable PLL2 */
    RCC->CR |= RCC_CR_PLL2ON;
    /* Wait till PLL2 is ready */
    while((RCC->CR & RCC_CR_PLL2RDY) == 0)
    {
    }
    
   
    /* PLL configuration: PLLCLK = PREDIV1 * 9 = 72 MHz */ 
    RCC->CFGR &= (uint32_t)~(RCC_CFGR_PLLXTPRE | RCC_CFGR_PLLSRC | RCC_CFGR_PLLMULL);
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLXTPRE_PREDIV1 | RCC_CFGR_PLLSRC_PREDIV1 | 
                            RCC_CFGR_PLLMULL9); 
#else    
    /*  PLL configuration: PLLCLK = HSE * 9 = 72 MHz */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_PLLSRC | RCC_CFGR_PLLXTPRE |
                                        RCC_CFGR_PLLMULL));
    RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE | RCC_CFGR_PLLMULL9);
#endif /* STM32F10X_CL */

    /* Enable PLL */
    RCC->CR |= RCC_CR_PLLON;

    /* Wait till PLL is ready */
    while((RCC->CR & RCC_CR_PLLRDY) == 0)
    {
    }
    
    /* Select PLL as system clock source */
    RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
    RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;    

    /* Wait till PLL is used as system clock source */
    while ((RCC->CFGR & (uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08)
    {
    }
  }
  else
  { /* If HSE fails to start-up, the application will have wrong clock 
         configuration. User can add here some code to deal with this error */
  }
}    

　　

　　文件"system_stm32f10x.c"的屬性默認被設置為只讀文件，最好不要更改里面的東西，畢竟啟動以及復位之后，最先運行的是這個文件內的函數。

　　如果想要更改MCU時鍾頻率，建議自己寫一個函數來進行更改，代碼如下：

/**
  * @brief  配置系統時鍾(72MHz)
  * @param  None
  * @retval None
  */
void RCC_Configuration(void)
{
    ErrorStatus HSEStartUpStatus;
    
    RCC_DeInit();
    RCC_HSEConfig(RCC_HSE_ON);
    HSEStartUpStatus = RCC_WaitForHSEStartUp();
    if(HSEStartUpStatus == SUCCESS) {
        FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
        FLASH_SetLatency(FLASH_Latency_2);
        // HCLK(AHBCLK) = SYSCLK = 72MHZ
        RCC_HCLKConfig(RCC_SYSCLK_Div1);    
        // APB2CLK = HCLK = 72MHZ
        RCC_PCLK2Config(RCC_HCLK_Div1);        
        // APB1CLK = HCLK/4 = 18MHZ         
        RCC_PCLK1Config(RCC_HCLK_Div4);        
        // 選擇PLLCLK為輸入時鍾，PLLMUL9倍頻. 8MHZ*9 = 72MHZ
        RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9); 
        RCC_PLLCmd(ENABLE);
        while(RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET){
　　　　　　　　;         
        }
        //PLL作為系統時鍾的輸入
        RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
        while(RCC_GetSYSCLKSource() != 0x08) {         
　　　　　　　　;
        }
    }
}

 

　　至此，記錄完畢。

 

記錄地點：深圳WZ

記錄時間：2016年8月16日