【Quartus警告】created implicit net for XXX.

【警告內容】Warning (10236): Verilog HDL Implicit Net warning at forward_replace.v(16): created implicit net for "out_1"

【解決方法】將out_1聲明為wire型即可，這個問題出現在調用的兩個子模塊連接上，一個子模塊的輸出直接通過一根線連接到另一個子模塊的輸出，需要聲明連線為wire型。