調用altera IP核的仿真流程—下

編譯

    在 WorkSpace 窗口的 counter_tst.v上點擊右鍵，如果選擇Compile selected 則編譯選中的文件，Compile All是編譯所有文件，這里選擇 Compile->Compile All，如下圖所示；

 

    在腳本窗口中將出現一行綠色字體

# Compile of altera_mf.v was successful.

# Compile of counter.v was successful.

# Compile of rom.v was successful.

# Compile of rom_top.v was successful.

# Compile of rom_tst.v was successful.，說明文件編譯成功，在該文件的狀態欄后有一綠色的對號，表示編譯成功；

    同時，狀態那一欄出現兩個問號變成了√，表明編譯成功，沒有語法錯誤。

添加仿真信號

    下面我們開始仿真，點擊菜單 Simulate->start Simulate。

    出現如下圖所示的界面，展開 Design 選項卡下的 work 庫，並選中其中的 rom_tst，這是在 Simulate 中出現了 work. rom_tst表示要仿真的對象，在優化那一欄不選擇優化，如果選擇優化的話，有些信號在仿真的時候會被優化掉，觀察不了。點擊 OK；

    點擊OK后，選中的仿真模塊將會被加載到工程里面進行仿真，這里可能會出現錯誤，一般的問題是在testbench例化的模塊名，模塊信號有錯誤或者是信號參數有錯誤，如果出現錯誤則需要修改然后重新編譯將待測試的模塊加載到工程。

    加載成功后，工程工作窗口會跳到sim窗口，會出現如下界面：

    在sim窗口可以看到testbench設計的3個部分，初始化、always、例化的模塊。這里需要觀察的信號就是例化模塊輸出的信號，由此右擊rom_top_1，選擇add->add to wave，將待測試模塊的信號添加到波形觀察窗口中進行仿真觀察。

    添加后的wave窗口如下圖所示

仿真開始

    仿真可以采用窗口上的工具欄進行設置，如下圖所示

    同時也可以通過再腳本窗口輸入運行時間后按下回車鍵進行運行：run 1ms，這里運行1ms。

 

仿真信號查看

    仿真運行后，波形窗口會出現如下所示的信號。

    

    這里選中信號counter_out、rom_data，右擊如下圖所示，設置信號顯示的數制，這里選擇無符號整形進行顯示。

    可以看到counter_out信號由0在每個時鍾上升沿進行加一操作，在計數到255后重新再從0計數。rom_data則在每個時鍾信號上升沿下將sin信號輸出。

    在信號顯示中，有時為了觀察信號更直接，需要將信號采用模擬的方式進行顯示，modelsim軟件可以滿足這一要求，這里選中rom_data信號，右擊如下圖所示

    將信號設置為模擬顯示，接着彈出如下窗口，可以設置調整信號顯示的幅值，這里默認原始值，點擊ok。

    最后還要設置下波形窗口中模擬信號顯示所占有的寬度，以滿足信號采用模擬顯示后不會和其他信號顯示重疊在一起。選擇rom_data信號，右擊如下圖所示。

    進行設置信號顯示的格式，如下圖所示，這里設置顯示的高度為300，可以滿足信號最大值255。

    最后可以看到將rom_data顯示為模擬信號會得到如下的結果。

 

大西瓜FPGA-->https://daxiguafpga.taobao.com

 

博客資料、代碼、圖片、文字等屬大西瓜FPGA所有，切勿用於商業！ 若引用資料、代碼、圖片、文字等等請注明出處，謝謝！

 

每日推送不同科技解讀，原創深耕解讀當下科技，敬請關注微信公眾號“科乎”。