信號的抽取和插值

    減少抽樣率以去掉過多數據的過程稱為信號的抽取(decimatim)，增加抽樣率以增加數據的過程稱為信號的插值(interpolation)。抽取、插值及其二者相結合的使用便可實現信號抽樣率的轉換。

    一般多速率變換傳輸系統結構：

    抽取，可以在傳輸的過程中減少傳輸的數據量，接收端進行恢復時進行插值，將信號恢復成原始抽樣率的信號。在數字信號處理中只需要改變數字采樣率，一般是先進行插值再進行抽取，以免造成頻率混疊，同時在抽取的前先進行預濾波，在插值后進行以個去鏡像濾波。

 

    進行抽取時，原始信號的頻譜被周期拓展，如果原始信號最高頻率大於抽取之后采樣率的一半就會發生混疊（如果是復信號，則信號最高頻率大於抽取之后采樣率就會發生混疊）。若抽取率為D的話，則輸出的信號頻率將變為原來頻率的D倍，將x(n)的抽樣頻率減小D倍每D個抽樣中取一個，D為整數，    稱為抽樣因子。

    插值也會讓頻譜周期拓展，但由於輸出信號點數增多，所以頻率分量只是周期存在，不會發生混疊。如果希望將x(n)的抽樣頻率增加I倍，即變成I x(n) ，那么，最簡單的方法就是將x(n)每兩個點之間補I-1個零，I稱為插值因子，插值后的信號變為原來信號頻率的1/I。

 

Matlab中進行抽取和插值的指令為

Downsample(x,d);x為信號，D為抽取因子；

Interp(x,i);x為信號，i為插值因子；

    以下為對一個1k的信號分別進行4插值和4倍抽取，處理后通過matlab的FFT分析得到如下的頻譜。4插值后的信號頻率變為原來的1/4，4倍抽取后信號的頻率變為原來的4倍。

 

大西瓜FPGA-->https://daxiguafpga.taobao.com

 

博客資料、代碼、圖片、文字等屬大西瓜FPGA所有，切勿用於商業！ 若引用資料、代碼、圖片、文字等等請注明出處，謝謝！

 

每日推送不同科技解讀，原創深耕解讀當下科技，敬請關注微信公眾號“科乎”。