基於FPGA+USB2.0的圖像采集系統測試小結-mt9m001
該系統采用層層驚濤出品的FPGA_VIP_USB_V102板卡測試
板卡分為：核心板、底板、攝像頭板
核心板采用：ep4ce10e22（eo4ce6e22兼容）作為主控
底板采用：cy7c68013A作為usb傳輸芯片
攝像頭板（mt9m001c12stm）：時鍾由fpga提供，可編程提供24M、48M或12M
攝像頭接口（標准接口，若使用非標准接口，可以按照此跳線）
管腳分配（也可以根據實際情況，重新分配管腳定義）
工程采用verlog編程（可以在對應模塊中，修改配置文件，修改攝像頭寄存器參數達到修改分辨率的目的）
1、修改xclk時鍾，可以修改分幀率
/////////////////////////////////////////////////
// global assignment
assign o_cmos_xclk = sys_clk48;
2、修改寄存器參數，可以修改圖像分辨率，需要和上位機對應
5 : lut_data <= {8'h03,16'd479}; //number of rows -1 : 480
6 : lut_data <= {8'h04,16'd639}; //number of columns - 1 : 640
默認下載640*480分辨率jic文件
usb固件與分辨率和幀率無關，固件默認情況下不需要任何修改
幀率測試（實測，極限幀率，為了穩定，可以適當降低幀率）
130萬輸出 30fps
640*480輸出幀率100fps