該分析材料大部分來自opendev論壇，我所做的只不過是加上一些自己的分析和整理，由於個人能力有限，紕漏之處在所難免，歡迎指正。
一、硬件上的連接問題
![[轉載]STM32時鍾理解](/image/aHR0cDovL2ltZy5waC4xMjYubmV0L3lURGJMYlY1WkZkSDYzM29DOGJIdGc9PS8zODI5NzQ4NTMzMTI1NDIyMTM4LmpwZw==.png)
如果使用內部RC振盪器而不使用外部晶振，請按照如下方法處理：
1）對於100腳或144腳的產品，OSC_IN應接地，OSC_OUT應懸空。
2）對於少於100腳的產品，有2種接法：
i）OSC_IN和OSC_OUT分別通過10K電阻接地。此方法可提高EMC性能。
ii）分別重映射OSC_IN和OSC_OUT至PD0和PD1，再配置PD0和PD1為推挽輸出並輸出'0'。此方法可以減小功耗並(相對上面i)節省2個外部電阻。
對上圖的分析如下：
重要的時鍾：
PLLCLK,SYSCLK,HCKL,PCLK1,PCLK2 之間的關系要弄清楚;
1、HSI:高速內部時鍾信號 stm32單片機內帶的時鍾 (8M頻率) 精度較差
2、HSE:高速外部時鍾信號 精度高來源(1)HSE外部晶體/陶瓷諧振器(晶振) (2)HSE用戶外部時鍾
3、LSE:低速外部晶體 32.768kHz主要提供一個精確的時鍾源一般作為RTC時鍾使用
在STM32中，有五個時鍾源，為HSI、HSE、LSI、LSE、PLL。
①、HSI是高速內部時鍾，RC振盪器，頻率為8MHz。
②、HSE是高速外部時鍾，可接石英/陶瓷諧振器，或者接外部時鍾源，頻率范圍為4MHz~16MHz。
③、LSI是低速內部時鍾，RC振盪器，頻率為40kHz。
④、LSE是低速外部時鍾，接頻率為32.768kHz的石英晶體。
⑤、PLL為鎖相環倍頻輸出，其時鍾輸入源可選擇為HSI/2、HSE或者HSE/2。倍頻可選擇為2~16倍，但是其輸出頻率最大不得超過72MHz。
其中40kHz的LSI供獨立看門狗IWDG使用，另外它還可以被選擇為實時時鍾RTC的時鍾源。另外，實時時鍾RTC的時鍾源還可以選擇LSE，或者是HSE的128分頻。RTC的時鍾源通過RTCSEL[1:0]來選擇。
STM32中有一個全速功能的USB模塊，其串行接口引擎需要一個頻率為48MHz的時鍾源。該時鍾源只能從PLL輸出端獲取，可以選擇為1.5分頻或者1分頻，也就是，當需要使用USB模塊時，PLL必須使能，並且時鍾頻率配置為48MHz或72MHz。
另外，STM32還可以選擇一個時鍾信號輸出到MCO腳(PA8)上，可以選擇為PLL輸出的2分頻、HSI、HSE、或者系統時鍾。
系統時鍾SYSCLK，它是供STM32中絕大部分部件工作的時鍾源。系統時鍾可選擇為PLL輸出、HSI或者HSE。系統時鍾最大頻率為72MHz，它通過AHB分頻器分頻后送給各模塊使用，AHB分頻器可選擇1、2、4、8、16、64、128、256、512分頻。其中AHB分頻器輸出的時鍾送給5大模塊使用：
①、送給AHB總線、內核、內存和DMA使用的HCLK時鍾。
②、通過8分頻后送給Cortex的系統定時器時鍾。
③、直接送給Cortex的空閑運行時鍾FCLK。
④、送給APB1分頻器。APB1分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB1外設使用(PCLK1，最大頻率36MHz)，另一路送給定時器(Timer)2、3、4倍頻器使用。該倍頻器可選擇1或者2倍頻，時鍾輸出供定時器2、3、4使用。
⑤、送給APB2分頻器。APB2分頻器可選擇1、2、4、8、16分頻，其輸出一路供APB2外設使用(PCLK2，最大頻率72MHz)，另一路送給定時器(Timer)1倍頻器使用。該倍頻器可選擇1或者2倍頻，時鍾輸出供定時器1使用。另外，APB2分頻器還有一路輸出供ADC分頻器使用，分頻后送給ADC模塊使用。ADC分頻器可選擇為2、4、6、8分頻。
在以上的時鍾輸出中，有很多是帶使能控制的，例如AHB總線時鍾、內核時鍾、各種APB1外設、APB2外設等等。當需要使用某模塊時，記得一定要先使能對應的時鍾。
需要注意的是定時器的倍頻器，當APB的分頻為1時，它的倍頻值為1，否則它的倍頻值就為2。
連接在APB1(低速外設)上的設備有：電源接口、備份接口、CAN、USB、I2C1、I2C2、UART2、UART3、SPI2、窗口看門狗、Timer2、Timer3、Timer4。注意USB模塊雖然需要一個單獨的48MHz時鍾信號，但它應該不是供USB模塊工作的時鍾，而只是提供給串行接口引擎(SIE)使用的時鍾。USB模塊工作的時鍾應該是由APB1提供的。
連接在APB2(高速外設)上的設備有：UART1、SPI1、Timer1、ADC1、ADC2、所有普通IO口(PA~PE)、第二功能IO口。
涉及的寄存器：
RCC 寄存器結構，RCC_TypeDeff，在文件“stm32f10x_map.h”中定義如下：
typedef struct
{
vu32 CR; //HSI,HSE,CSS,PLL等的使能
vu32 CFGR; //PLL等的時鍾源選擇以及分頻系數設定
vu32 CIR; // 清除/使能時鍾就緒中斷
vu32 APB2RSTR; //APB2線上外設復位寄存器
vu32 APB1RSTR; //APB1線上外設復位寄存器
vu32 AHBENR; //DMA，SDIO等時鍾使能
vu32 APB2ENR; //APB2線上外設時鍾使能
vu32 APB1ENR; //APB1線上外設時鍾使能
vu32 BDCR; //備份域控制寄存器
vu32 CSR;
} RCC_TypeDef;
這些寄存器的具體定義和使用方式參見芯片手冊，因為C語言的開發可以不和他們直接打交道，當然如果能夠加以理解和記憶，無疑是百利而無一害。
如果外接晶振為8Mhz，最高工作頻率為72Mhz，顯然需要用PLL倍頻9倍，這些設置都需要在初始化階段完成。為了方便說明，以例程的RCC設置函數，並用中文注釋的形式加以說明：
static void RCC_Config(void)
{
RCC_DeInit();
RCC_HSEConfig(RCC_HSE_ON);
HSEStartUpStatus = RCC_WaitForHSEStartUp();
if (HSEStartUpStatus == SUCCESS)
{
FLASH_PrefetchBufferCmd(FLASH_PrefetchBuffer_Enable);
FLASH_SetLatency(FLASH_Latency_2);
RCC_HCLKConfig(RCC_SYSCLK_Div1);
RCC_PCLK2Config(RCC_HCLK_Div1);
RCC_PCLK1Config(RCC_HCLK_Div2);
RCC_ADCCLKConfig(RCC_PCLK2_Div6);
//上面這句例程中缺失了，但卻很關鍵
RCC_PLLConfig(RCC_PLLSource_HSE_Div1, RCC_PLLMul_9);
RCC_PLLCmd(ENABLE);
while (RCC_GetFlagStatus(RCC_FLAG_PLLRDY) == RESET)
{}
RCC_SYSCLKConfig(RCC_SYSCLKSource_PLLCLK);
while (RCC_GetSYSCLKSource() != 0x08)
{}
}
//使能外圍接口總線時鍾，注意各外設的隸屬情況，不同芯片的分配不同，到時候查手冊就可以
RCC_AHBPeriphClockCmd(RCC_AHBPeriph_FSMC, ENABLE);
RCC_APB2PeriphClockCmd(RCC_APB2Periph_GPIOD | RCC_APB2Periph_GPIOE |
RCC_APB2Periph_GPIOF | RCC_APB2Periph_GPIOG |
RCC_APB2Periph_AFIO, ENABLE);
}
由上述程序可以看出系統時鍾的設定是比較復雜的，外設越多，需要考慮的因素就越多。同時這種設定也是有規律可循的，設定參數也是有順序規范的，這是應用中應當注意的，例如PLL的設定需要在使能之前，一旦PLL使能后參數不可更改。
經過此番設置后，對於外置8Mhz晶振的情況下，系統時鍾為72Mhz，高速總線和低速總線2都為72Mhz，低速總線1為36Mhz，ADC時鍾為12Mhz，USB時鍾經過1.5分頻設置就可以實現48Mhz的數據傳輸。
一般性的時鍾設置需要先考慮系統時鍾的來源，是內部RC還是外部晶振還是外部的振盪器，是否需要PLL。然后考慮內部總線和外部總線，最后考慮外設的時鍾信號。遵從先倍頻作為CPU時鍾，然后在由內向外分頻，下級遷就上級的原則。
|
31~26
|
25
|
24
|
23~20
|
19
|
18
|
17
|
16
|
|
保留
|
PLLRDY
|
PLLON
|
保留
|
CSSON
|
HSEBYP
|
HSERDY
|
HSEON
|
|
31:27
|
26:24
|
23
|
22
|
21:18
|
17
|
16
|
|||||
|
保留
|
MCO[2:0]
|
保留
|
USBPRE
|
PLLMUL[3:0]
|
PLLXTPRE
|
PLLSRC
|
|||||
|
15:14
|
13:11
|
10:8
|
7:4
|
3:2
|
1:0
|
||||||
|
ADCPRE[1:0]
|
PPRE2[2:0]
|
PPRE1[2:0]
|
HPRE[3:0]
|
SWS[1:0]
|
SW[1:0]
|
||||||
|
位26:24
|
MCO： 微控制器時鍾輸出 (Microcontroller clock output)
由軟件置’1’或清零。
0xx：沒有時鍾輸出；
100：系統時鍾(SYSCLK)輸出；
101：內部RC振盪器時鍾(HSI)輸出；
110：外部振盪器時鍾(HSE)輸出；
111：PLL時鍾2分頻后輸出。
|
|
位22
|
USBPRE：USB預分頻 (USB prescaler)
由軟件置’1’或清’0’來產生48MHz的USB時鍾。在RCC_APB1ENR寄存器中使能USB時鍾之前，必須保證該位已經有效。如果USB時鍾被使能，該位不能被清零。
0：PLL時鍾1.5倍分頻作為USB時鍾
1：PLL時鍾直接作為USB時鍾
|
|
位21:18
|
PLLMUL：PLL倍頻系數 (PLL multiplication factor)
由軟件設置來確定PLL倍頻系數。只有在PLL關閉的情況下才可被寫入。
注意：PLL的輸出頻率不能超過72MHz
0000：PLL 2倍頻輸出 1000：PLL 10倍頻輸出
0001：PLL 3倍頻輸出 1001：PLL 11倍頻輸出
0010：PLL 4倍頻輸出 1010：PLL 12倍頻輸出
0011：PLL 5倍頻輸出 1011：PLL 13倍頻輸出
0100：PLL 6倍頻輸出 1100：PLL 14倍頻輸出
0101：PLL 7倍頻輸出 1101：PLL 15倍頻輸出
0110：PLL 8倍頻輸出 1110：PLL 16倍頻輸出
0111：PLL 9倍頻輸出 1111：PLL 16倍頻輸出
|
|
位17
|
PLLXTPRE：HSE分頻器作為PLL輸入 (HSE divider for PLL entry)
由軟件置’1’或清’0’來分頻HSE后作為PLL輸入時鍾。只能在關閉PLL時才能寫入此位。
0：HSE不分頻
1：HSE 2分頻
|
|
位16
|
PLLSRC：PLL輸入時鍾源 (PLL entry clock source)
由軟件置’1’或清’0’來選擇PLL輸入時鍾源。只能在關閉PLL時才能寫入此位。
0：HSI振盪器時鍾經2分頻后作為PLL輸入時鍾
1：HSE時鍾作為PLL輸入時鍾。
|
|
位15:14
|
ADCPRE[1:0]：ADC預分頻 (ADC prescaler)
由軟件置’1’或清’0’來確定ADC時鍾頻率
00：PCLK2 2分頻后作為ADC時鍾
01：PCLK2 4分頻后作為ADC時鍾
10：PCLK2 6分頻后作為ADC時鍾
11：PCLK2 8分頻后作為ADC時鍾
|
|
位13:11
|
PPRE2[2:0]：高速APB預分頻(APB2) (APB high-speed prescaler (APB2))
由軟件置’1’或清’0’來控制高速APB2時鍾(PCLK2)的預分頻系數。
0xx：HCLK不分頻
100：HCLK 2分頻
101：HCLK 4分頻
110：HCLK 8分頻
111：HCLK 16分頻
|
|
位10:8
|
PPRE1[2:0]：低速APB預分頻(APB1) (APB low-speed prescaler (APB1))
由軟件置’1’或清’0’來控制低速APB1時鍾(PCLK1)的預分頻系數。
警告：軟件必須保證APB1時鍾頻率不超過36MHz。
0xx：HCLK不分頻
100：HCLK 2分頻
101：HCLK 4分頻
110：HCLK 8分頻
111：HCLK 16分頻
|
|
位7:4
|
HPRE[3:0]： AHB預分頻 (AHB Prescaler)
由軟件置’1’或清’0’來控制AHB時鍾的預分頻系數。
0xxx：SYSCLK不分頻
1000：SYSCLK 2分頻 1100：SYSCLK 64分頻
1001：SYSCLK 4分頻 1101：SYSCLK 128分頻
1010：SYSCLK 8分頻 1110：SYSCLK 256分頻
1011：SYSCLK 16分頻 1111：SYSCLK 512分頻
|
|
位3:2
|
SWS[1:0]：系統時鍾切換狀態 (System clock switch status)
由硬件置’1’或清’0’來指示哪一個時鍾源被作為系統時鍾。
00：HSI作為系統時鍾；
01：HSE作為系統時鍾；
10：PLL輸出作為系統時鍾；
11：不可用。
|
|
位1:0
|
SW[1:0]：系統時鍾切換 (System clock switch)
由軟件置’1’或清’0’來選擇系統時鍾源。
00：HSI作為系統時鍾；
01：HSE作為系統時鍾；
10：PLL輸出作為系統時鍾；
11：不可用
|
具體配置過程：
第一步：
復位並配置向量表。
函數MYRCC_DeInit();
下面對該函數進行分析：
（1） 設置外設復位寄存器：RCC->APB1RSTR = 0x00000000
該寄存器中包含dac，電源復位，定時器等外設復位設置，某位為1表示對相應外設復位。開機啟動時將該寄存器數據清空。
（2） 設置外設復位寄存器：RCC->APB2RSTR = 0x00000000
同第一步外設復位寄存器的設置。
解答：
RCC->APB1RSTR = 0x00000000;//復位結束
RCC->APB2RSTR = 0x00000000;
這里的“復位結束”具體是什么意思？？我把它注釋掉后發現也是可以運行的
1是復位.0當然是不復位了
不復位那就是復位結束了.
（3） 睡眠模式閃存和sram時鍾使能，其他關閉。用於使用sram。 Sram相當於pc的內存。
STm32有三種啟動模式：
1,ISP模式.這種模式就是STM32復位后就執行固化在內部的BOOTLOADER程序(固化的,我們無法讀寫.),然后等待串口數據,從而實現串口bootloader功能.
這種模式不會從用戶存儲區啟動(除非用串口控制其從0X08000000啟動),所以在更新了代碼之后,需要設置為其他模式(FLASH模式).
2,FLASH啟動模式.這種模式直接從0X08000000啟動,也就是我們自己編寫的代碼的啟動方式了.正常情況都應該用這種.
3,SRAM啟動模式.這種模式我沒有用過,是從0X20000000啟動的,也就是說在sram模式開始之前,你要確保SRAM里面已經有代碼了,否則就是死機.
RCC->AHBENR = 0x00000014
（4） 設置外設時鍾使能寄存器：
RCC->APB1ENR = 0x00000000;
RCC->APB2ENR = 0x00000000; 將所有外設全部關閉
（5） 使能內部高速HSION。
RCC->CR |=0x00000001;
stm32的時鍾啟動過程。
啟動過程是：
1，首先使用內部時鍾（這也是為什么你不接晶振也可以下載代碼了）。
2，嘗試開啟外部時鍾.
3，如果開啟成功，則使用外部時鍾，否則使用內部。
4，做其他事情。
當然以上代碼都需要你自己寫代碼實現，當然內部時鍾是默認的時鍾，你不開啟也可以.
(6) 復位SW,HPRE,PPRE1,PPRE2,ADCPRE,MCO
RCC->CFGR &= 0xF8FF0000;
這步有什么意思呢，我的理解是。Cfgr寄存器主要用於對時鍾分頻的控制，見下圖：
通過該步的配置：
首先配置MCO無輸出，MCO是什么呢？是指可以將stm32的內部時鍾通過IO口引腳輸出出去，如上圖就可以看到，對cfgr的配置，可以有四種mco輸出，分別是將pllclk兩分頻后輸出，hsi（片內時鍾）輸出等。
其次：配置ADCPRE就是上圖中AHB分頻器線面的ADC
再次：配置ppre2也就是高速外部時鍾APB2，這里設成不分頻。高速外部時鍾主要驅動一些高速外設，這個在APB2ENR時鍾控制寄存器中有介紹
再次：配置PPRE1配置低速外部時鍾分頻APB1這里也全部設成不分頻。
再次：配置HPRE。這幾個位主要用來配置AHB這個寄存器的分頻系數這里也設置成不分頻。也就是說上圖SYSCLK經AHB沒有分頻。
最后：配置SW，以及SWS。表示啟用HIS作為系統時鍾。
到這一步，經過分析得知，RCC->CFGR &= 0xF8FF0000;主要是用來配置ahb等各個分頻器的設置，以及將片內時鍾作為系統內部時鍾。
（6） 關閉HSEON,CSSON,PLLON
RCC->CR &= 0xFEF6FFFF;
通過分析CR寄存器可以看出，該寄存器主要涉及三個時鍾PLL,CSS,HSE。
（7） 復位HSEBYP.
RCC->CR &= 0xFFFBFFFF;這一步有什么作用呢？查詢數據手冊57頁可知，外部時鍾源HSE有兩種模式，HSEBYP設置為0時，是選擇外部晶體作為外部時鍾源這種時鍾更加精准，當然也是和外部電路有關的。當然因為第（6）步已經設置了HSEON關閉了，所以這一步才可自由設置HSEBYP。
（8） 復位PLLSRC,PLLXTPRE,PLLMUL and USBPRE
RCC->CFGR &= 0xFF80FFFF;
注意：在這一部中可能會有這樣的疑問：
RCC->CFGR &= 0xFF80FFFF;
PLLSRC=0 HSI振盪器時鍾經2分頻后作為PLL輸入時鍾
PLLXTPRE=0，HSE分頻器作為PLL輸入，HSE不分頻
這樣不沖突嗎？
答案是：以最后配置為准，就是最后一次配置會改變前一次的配置，所以說以最后一次配置為准。
也就是說后文還有其他代碼對其進行定義。那干嘛還要怎么重復配置呢？
有時候是有用的。比如你想讓stm32超頻一會，然后又恢復正常運行，這就有用了。
（9） 關閉所有中斷
RCC->CIR = 0x00000000;
（10） 配置向量表
#ifndef VECT_TAB_RAM
MY_NVIC_SetVectorTable(NVIC_VectTab_RAM,0x0);
#else
MY_NVIC_SetVectorTable(NVIC_VextTab_FLASH,0x0);
#endif
下面對該函數分析：
//函數功能：設置向量表偏移地址
//NVIC_VectTab：基址
//Offset：偏移量
void MY_NVIC_SetVectorTable(u32 NVIC_VectTab, u32 Offset)
{
//檢查參數合法性
assert_param(IS_NVIC_VECTTAB(NVIC_VectTab));
assert_param(IS_NVIC_OFFSET(Offset));
SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//設置NVIC的向量表偏移寄存器
//用於標識向量表是在CODE區還是在RAM區
}
前面兩行是用來檢查參數合法性，這里不作分析。重點看第三行
配置這個向量表有什么用？相見cortexm3權威指南113頁向量表的解釋
這里
#define NVIC_VectTab_RAM ((u32)0x20000000)
#define NVIC_VectTab_FLASH ((u32)0x08000000)
Offset的值為0x0，為偏移地址，地址必須能被64 * 4 = 256整除，具體請看權威手冊113頁
SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//設置NVIC的向量表偏移寄存器的疑問如下：
SCB->VTOR = NVIC_VectTab|(Offset & (u32)0x1FFFFF80);//設置NVIC的向量表偏移寄存器。
既然是設置NVIC的向量表偏移量，為什么還要和NVIC_VectTab相或呢。只設置OFFSET不就可以了嗎，另外VTOR設置只有BIT【28：7】有作用啊，相或以后也放不下這么多位吧?
這個是基址。
那個7~28的，你能定義一個28位的數據出來嘛？
VTOR設置只有BIT【28：7】，你把(u32)0x1FFFFF80二進制看看是不是【28：7】。
然后再看下面一段話：
在<<權威指南>>第一百零四頁,有這么一段話:
NVIC 中有一個寄存器，稱為“向量表偏移量寄存器”（在地址0xE000_ED08處），通過修改它的值就能定位向量表。但必須注意的是：向量表的起始地址是有要求的：必須先求出系統中共有多少個向量，再把這個數字向上增大到是2的整次冪，而起始地址必須對齊到后者的邊界上。例如，如果一共有32個中斷，則共有32+16（系統異常）=48個向量，向上增大到2的整次冪后值為64，因此地址
地址必須能被64*4=256整除，從而合法的起始地址可以是：0x0, 0x100, 0x200等。
向量表偏移量寄存器,也就是SCB->VTOR.它的第29位,用來標識向量表是在CODE區還是RAM區,從而0X1,就是最高3位不去動,這好理解. 但是低位,根據上面這段話的理解,STM32自己有60個中斷,加上CM3的16個,總共有76個中斷,擴大到2的整次冪,那就是128,然后再乘以4，得到512，也就是0X200.根據這樣計算,合法的偏移地址應該是0X0,0X200,0X400,0X600...因此,在此處應該&0X1FFF FE00.才對.
以上是我的理解.實際上確是&0X1FFF FF80;這點,我也有疑問.
答案：cortex-m3權威指南上介紹 bit 28-7為向量表的起始地址。所以低7位沒有用到，所以&0X80，為的就是將低七位清零。但這里寫&0X1FFF FE00，也能達到清零的目的。至於地址必須是512的整數只要offset這個參數注意就可以了。
下面我們回到例說stm32這本書61頁的Stm32_Clock_Init()函數：
經過上面配置完畢后，下面開始配置外部時鍾。
Ministm32開發板目前的實都是采用高速外部時鍾作為時鍾源，在經過MYRCC_Deinit()先將外部時鍾源關閉，然后在cfgr重新配置之后，下面就准備開啟高速外部時鍾。
（11） RCC->CR |= 0x00010000;外部高速時鍾使能HSEON，前面說過以最后一次設置為准，所以自打這一步開始HSE作為了外部時鍾。
（12） 等待外部時鍾是否就緒
While(!(RCC->CR>>17)); (其實這一步的作用和while(RCC->CR&(u32)(1<<17));是一樣的，因為在MYRCC_Deinit()中的18位至31位全為0了，當然在論壇中http://www.openedv.com/posts/list/1943.htm第23樓也承認While(!(RCC->CR>>17)這樣寫有點輕率，23樓這樣寫道
對此，原子哥也說了寫成（RCC-CR>>17）&0X01比較合適，但我感覺RCC-CR>>17是不准確的，比方說如果第十八位是1，那么右移17位后不管時鍾是否就緒，表達式“RCC-CR>>17”的結果始終為真，這樣while（！（RCC-CR>>17））不就沒有意義了嗎？所以寫成（RCC-CR>>17）&0X01才是最准確的
)
（13） 配置APB1/2=DIV2和AHB = DIV1
RCC->CFGR = 0x00000400;
(14) 設置PLL分頻
PLL -=2;
RCC->CFGR = PLL <<18;
設置PLL 9倍頻
這里還涉及到了一個問題，如下
其實,這里今天林妹妹問了一個比較專業的問題,那就是PLL是一個u8的數據類型,為什么在這里可以右移18位呢?不是早超出了么?其實,我們看看匯編代碼就明白了,匯編代碼如下: 219: RCC->CFGR|=PLL<<18; //設置PLL值 2~16 0x08000618 4608 MOV r0,r1 0x0800061A 6840 LDR r0,[r0,#0x04] 0x0800061C EA404084 ORR r0,r0,r4,LSL #18 0x08000620 6048 STR r0,[r1,#0x04]可以看到,這個移位操作,是在R0和R1里面進行的,r0，r1均是32位的寄存器,所以,這里的移位操作並不會產生錯誤(結果是賦值給32位的寄存器:RCC->CFGR).
(15) FLASH->ACR |= 0x32 //flash 2個延時周期。FLASH->ACR|=0x32是為了使頻率匹配，
//具體見《STM32閃存編程》
(16) 打開PLLON
RCC->CR|=0x01000000;
(17) 等待PLL鎖定
while(!((RCC->CR>>25)&0x01));
(18) PLL作為系統時鍾
RCC->CFGR |= 0x00000002;
(19) 等待PLL作為系統時鍾設置成功
Unsigned char Temp = 0;
While(Temp!=0x02)
{
Temp = RCC->CFGR>>2;
Temp &= 0x03;
}
其實這段代碼就是判斷SWS，等待系統時鍾成功轉為PLL時鍾。
結合上面的分析已經明了STM32時鍾一個始終配置過程，主要流程圖如下：
其實個人感覺不用想mini32中自帶例程配置有一些沒有必要，所以自己改動了一些，發現在跑馬燈程序中也能運行，目前只在跑馬燈程序中試驗過：
第一步：
RCC->APB1RSTR = 0x00000000;//復位結束
RCC->APB2RSTR = 0x00000000;
第二步：
RCC->AHBENR = 0x00000014; //睡眠模式閃存和SRAM時鍾使能.其他關閉.
第三步：關閉所有外設時鍾
RCC->APB2ENR = 0x00000000; //外設時鍾關閉.
RCC->APB1ENR = 0x00000000;
為什么要這步因為在配置cfgr以及cr等寄存器時，一些外設時鍾要關閉。
第四步：
RCC->CR &= 0xFEF2FFFF; //該補的主要作用是開啟內部HSION，且關閉HSE，CSS，PLLON
第五步：設置分頻寄存器，配置分頻，使能PLLSRC ON
RCC->CFGR=0X00000400; //APB1/2=DIV2;APB2=DIV1;AHB=DIV1;查詢中文手冊可知，
apb1最大為36MHZ所以這里要對其分頻，因為經過這番設置PLLMUL輸出后為72MHZ所以為，這里要讓APB1/2=DIV2是36MHZ。
PLL-=2;//抵消2個單位
RCC->CFGR|=PLL<<18; //設置PLL值 2~16 設置PLL為9倍頻
RCC->CFGR|=1<<16; //PLLSRC ON設置HSE為輸入時鍾，因為第cfgr的17位也為0，所以HSE輸入到PLLSRC的就是8M
此時hse為8MHZ顯然經過上面的9倍頻，經分析可知輸出到AHB的SYSCLK為72MHZ。因為前面設置AHB不分頻，所以AHB輸出也是72MHZ。apb1因為前面分頻了所以輸出后為36MHZ。apb2為72MHZ
第七步：
FLASH->ACR|=0x32; //FLASH 2個延時周期
第八步：
RCC->CIR = 0x00000000; //關閉所有中斷
第九步：
//配置向量表
#ifdef VECT_TAB_RAM
MY_NVIC_SetVectorTable(NVIC_VectTab_RAM, 0x0);
#else
MY_NVIC_SetVectorTable(NVIC_VectTab_FLASH, 0x0); //這里用到的就是flash啟動
#endif
第十步：
RCC->CR|=0x00010000; //外部高速時鍾使能HSEON，注意使能hseon之前外部時鍾不能直接或間接的為系統時鍾，也就是說cfgr中的SW位先為0，因為在第五步已經設為0了，所以這里無需顧慮。
while(!(RCC->CR>>17));//等待外部時鍾就緒
第十一步：打開PLL，
RCC->CR|=0x01000000; //PLLON
while(!(RCC->CR>>25));//等待PLL鎖定
第十二步：
RCC->CFGR|=0x00000002;//PLL作為系統時鍾
while(temp!=0x02) //等待PLL作為系統時鍾設置成功
{
temp=RCC->CFGR>>2;
temp&=0x03;
}
/*上述代碼較亂,下面將代碼組合一番方便看*/
結合Stm32_Clock_Init()時鍾配置過程，我總結時鍾配置就是大致如下步驟：
關所有外設時鍾，
（1）使能HSI並關閉HSE，PLL，CSS，配置分頻寄存器，並且在crgr中將系統時鍾設為HSI。
（2）關所有中斷。
（3）配置向量表。
（4）使能HSE，CR中等待設置完畢。
（5）打開PLL，CR中等待PLL開啟。
（6）在cfgr中sws位等待PLL成為系統時鍾。
結合上述方式，我改寫的代碼如下：
void Stm32_Clock_Init111(u8 PLL)
{
unsigned char temp=0;
RCC->APB1RSTR = 0x00000000;//復位結束
RCC->APB2RSTR = 0x00000000;
RCC->AHBENR = 0x00000014; //睡眠模式閃存和SRAM時鍾使能.其他關閉.
RCC->APB2ENR = 0x00000000; //外設時鍾關閉.
RCC->APB1ENR = 0x00000000;
RCC->CR &= 0xFEF2FFFF; //該步的主要作用是開啟內部HSION，且關閉HSE，CSS，PLLON
RCC->CFGR=0X00000400; //APB1=DIV2;APB2=DIV1;AHB=DIV1; HSE設置為不分頻，CFGR的主要作用是配置分頻，分頻之前當然要把cr中HSE時鍾全關閉只開啟HSI時鍾。當然還有一個重要的作用是，設置當前是誰作為系統時鍾，就是SW位。
PLL-=2;//抵消2個單位
RCC->CFGR|=PLL<<18; //設置PLL值 2~16
RCC->CFGR|=1<<16; //PLLSRC ON
FLASH->ACR|=0x32; //FLASH 2個延時周期
RCC->CIR = 0x00000000; //關閉所有中斷
//配置向量表
#ifdef VECT_TAB_RAM
MY_NVIC_SetVectorTable(NVIC_VectTab_RAM, 0x0);
#else
MY_NVIC_SetVectorTable(NVIC_VectTab_FLASH, 0x0); //這里用到的就是flash啟動
#endif
RCC->CR|=0x00010000; //外部高速時鍾使能HSEON
while(!(RCC->CR>>17));//等待外部時鍾就緒
RCC->CR|=0x01000000; //PLLON
while(!(RCC->CR>>25));//等待PLL鎖定
RCC->CFGR|=0x00000002;//PLL作為系統時鍾
while(temp!=0x02) //等待PLL作為系統時鍾設置成功
{
temp=RCC->CFGR>>2;
temp&=0x03;
}
}