一、JTAG模式
這種模式一般有10pin的、14pin的和20pin的，盡管引腳數和引腳的排列順序不同，但是其中有一些引腳是一樣的。值得注意的是，不同的IC公司會自己定義自家產品專屬的Jtag頭，來下載或調試程序。
Test Clock Input (TCK) -----強制要求1：TCK在IEEE1149.1標准里是強制要求的。TCK為TAP的操作提供了一個獨立的、基本的時鍾信號，TAP的所有操作都是通過這個時鍾信號來驅動的。
Test Mode Selection Input (TMS) -----強制要求2：TMS信號在TCK的上升沿有效。TMS在IEEE1149.1標准里是強制要求的。TMS信號用來控制TAP狀態機的轉換。通過TMS信號，可以控制TAP在不同的狀態間相互轉換。
Test Data Input (TDI) -----強制要求3：TDI在IEEE1149.1標准里是強制要求的。TDI是數據輸入的接口。所有要輸入到特定寄存器的數據都是通過TDI接口一位一位串行輸入的（由TCK驅動）。
Test Data Output (TDO) -----強制要求4：TDO在IEEE1149.1標准里是強制要求的。TDO是數據輸出的接口。所有要從特定的寄存器中輸出的數據都是通過TDO接口一位一位串行輸出的（由TCK驅動）。
Test Reset Input (TRST) ----可選項1：這個信號接口在IEEE 1149.1標准里是可選的，並不是強制要求的。TRST可以用來對TAPController進行復位（初始化）。因為通過TMS也可以對TAP Controll進行復位（初始化）。所以有四線JTAG與五線JTAG之分。
(VTREF) -----強制要求5：接口信號電平參考電壓一般直接連接Vsupply。這個可以用來確定ARM的JTAG接口使用的邏輯電平（比如3.3V還是5.0V?）
Return Test Clock ( RTCK) ----可選項2：可選項，由目標端反饋給仿真器的時鍾信號,用來同步TCK信號的產生,不使用時直接接地。
System Reset ( nSRST)----可選項3：可選項,與目標板上的系統復位信號相連,可以直接對目標系統復位。同時可以檢測目標系統的復位情況，為了防止誤觸發應在目標端加上適當的上拉電阻。
USER IN：用戶自定義輸入。可以接到一個IO上，用來接受上位機的控制。
USER OUT：用戶自定義輸出。可以接到一個IO上，用來向上位機的反饋一個狀態
由於JTAG經常使用排線連接，為了增強抗干擾能力，在每條信號線間加上地線就出現了這種20針的接口。但事實上，RTCK、USER IN、USER OUT一般都不使用，於是還有一種14針的接口。對於實際開發應用來說，由於實驗室電源穩定，電磁環境較好，干擾不大。
上述Jtag頭的管腳名稱是對IC而言的。例如TDI腳，表示該腳應該與IC上的TDI腳相連，而不是表示數據從該腳進入download cable。
實際上10針的只需要接4根線。4號是自連回路，不需要接。1和2號接的都是1管腳；而8和10接的是GND，也可以不接。
二、SWD模式
在給STM32燒寫程序調試的時候，傳統20腳JTAG底座個頭大，占用PCB面積多，連接線復雜。
采用SWD模式Jlink，只需要三根線即可與目標板實現通訊，可實現程序下載，單步調試等功能，除了不能檢測目標板電壓、不能給目標板供電、速度有所降低之外，與完整版JLink的功能是一樣的。
20腳JTAG底座， 只需要 SWDIO、SWCLK、GND三根線，即 7號、9號及GND 中的任意一根針。由於固件燒寫一次后就不再使用（掉固件的可能性非常低），因此不需要再焊排針上去了，杜邦排針連接即可。
對於全功能JLink，1號針腳的功能有兩個：檢測目標板電壓；為內部的電平轉換芯片提供輸出端參考電壓。也就是說，如果目標板電壓為3.3V，那么這里也必須給1號針腳提供3.3V電壓，才能保證正常輸出。由上圖可知，20針JTAG的2號針可以提供VCC供電。打開J-Link Commander輸入power on時，發現2號針腳輸出的是5V電壓，無法通過直接短路1、2號針來解決問題。所以必須給目標板上Jlink連接器的1號管腳提供3.3V的電壓，可以在Jlink中獲取，也可以在待燒寫的板子中獲得，這與三線SWD下載模式無關。
燒寫程序接線順序：插杜邦排針，原始JLink上電，待編程、燒寫器上電（USB）。斷開時步驟相反，切不可顛倒！尤其不能在上電時斷開上圖中的連接，否則會燒壞器件！