http://zigaohunan.blog.163.com/blog/static/650690220081049134225/
PCB設計前准備
1、准確無誤的原理圖。包括完整的原理圖文件和網表，帶有元件編碼的正式的BOM。原理圖中所有器件的PCB封裝（對於封裝庫中沒有的元件，硬件工程師應提供datasheet或者實物，並指定引腳的定義順序）。
2、提供PCB大致布局圖或重要單元、核心電路擺放位置、安裝孔位置、需要限制定位的元件、禁布區等相關信息。
設計要求
設計者必須詳細閱讀原理圖，與項目工程師充分交流，了解電路架構，理解電路工作原理，對於關鍵信號的布局布線要求清楚明了。
設計流程
1、PCB文檔規范
文件命名規則：采用編號方法控制PCB文件的版本。文件名的構成為：項目代號-板名-版本號-日期。
說明：
項目代號：對於不同項目工程采用內部編號表示，如安維–AW，數倫–SL等。
板名：用英文作簡單的說明。例如底板–mainboard，面板–panel等。
版本號統一采用兩位，即V10、V11、V30…。如果有原理圖的變化，版本升級改變第一位數字，如V10-V20；如果只是布局布線的變化，版本升級改變第二位數字，即V10-V11以此類推。
日期：包含年月日，格式為20100108。
整個編碼中只能包含數字和字母，以中划線連接。
例子：
以安維底板為例，文件名為：AW-mainboard-v10-20100108
2、確定元件的封裝
打開網表，將所有封裝瀏覽一遍，確保所有元件的封裝都准確無誤，特別是封裝的尺寸、引腳順序、孔徑大小和孔的類型與電氣屬性（第25層）必須和datasheet上的規格一致，而焊盤引腳要考慮比datasheet給定尺寸要大一點。
對於元件的封裝庫和BOM應該由專人管理維護，保證版本統一。
3、建立PCB板框
根據客戶需求確定板框的大小和接口的位置，以及安裝孔、禁布區、鋪銅區等相關信息。
4、載入網表
載入網表到PCB，檢查導入報告，確保所有元器件的封裝都正確無誤。
5、疊層設置
疊層設置需要考慮的因素：
- 穩定、低噪聲、低交流阻抗的PDS（電源分配系統）。
- 傳輸線結構要求，微帶線或是帶狀線，是否有塗覆層等。
- 傳輸線的特性阻抗要求。
- 串擾噪聲抑制。
- 空間電磁干擾的吸收和屏蔽。
- 結構對稱，防止變形。
布線密度決定了信號層的數目。布線密度最大的地方通常在CPU周圍，CPU的引腳數目決定了需要采用的信號層數目。
疊層的銅厚和介質層厚度是由阻抗控制決定的，因此需要利用仿真軟件（如hyperlynx或SI9000）計算50 OHM單端阻抗和100 OHM差分阻抗的疊層參數，確定疊層設計。
電源和地層的設計：盡量設計讓電源和地層相鄰，並且電源和地層之間的介質厚度越薄越好，這樣可以提供一個很好的分布去耦電容，能在很大程度上改善系統的信號完整性和EMC，形成一個穩定、低噪和低交流阻抗的PDS。地平面應設置在與安裝元件的PCB表面直接相鄰的層上，地平面越靠近PCB主元件面（通常是表層），互連電感就降的越低。
疊層設計時還需要考慮到板層的翹曲度，即疊層盡量設計成上下對稱形式。
在高速數字設計的一般規則是：
- 電源層數+地層數=信號層數
- 電源和地盡可能采用成對設計，並且至少有一對是“背靠背”設計。
- 走線盡量采用帶狀線結構，有更好的EMC屏蔽，而關鍵信號傳輸應采用對稱帶狀線結構（具體電磁場分布可采用2D場求解器查看，hyperlynx也有此功能）。
6、布局
首先確定參考點（origin）和網格（grids），布局時推薦使用20mil的網格，便於元件排列和對齊。
布局遵循先主后次，先大后小的原則。首先划分各個模塊的大概位置，放置主要IC 器件，然后放置去耦電容，最好將IC和對應的去耦電容做為一個UNION合並到一起。最后布設外圍電路器件。根據要求將所有有定位要求的元件固定並點膠（glue）。再參考原理圖，根據信號流向規律，放置其他元器件。
說明：對於去耦電容的放置，去耦電容的電源端應該與IC 的電源引腳共享同一個焊盤，使得IC與去耦電容的間距最小，電流最好是先流經去耦電容然后再進入IC的電源引腳。若去耦電容與IC 電源引腳無法共享焊盤，則最好在IC 和去耦電容之間采用小面積的銅質面來代替走線，使去耦電容的互連電感最小。
當使用不同容值的多個去耦電容來給一個IC 去耦時，具有最小容值的去耦電容應被放置最為靠近IC的電源引腳。大容值的電容由於去耦半徑較大，可以放在離IC稍遠的位置。
布局的總體原則是：總的連線盡可能的短，相關器件采用就近原則，關鍵信號線最短。強信號、弱信號、高電壓信號和弱電壓信號要完全分開。模擬信號和數字信號要分開。高頻元件的間隔要充分，減少竄擾。
1、由於目前插裝元件封裝尺寸不是很標准，各元件廠家產品差別很大，設計時一定要留有足夠的空間位置，以適應多家供貨的情況。 2、對PCB 上軸向插裝等較長、高的元件，應該考慮卧式安裝，留出卧放空間。卧放時注意元件孔位，正確的位置見下圖 所示。
3、金屬殼體的元器件，特別注意不要與別的元器件或印制導線相碰，要留有足夠的空間位置。 4、較重的元器件，應該布放在靠近PCB 支撐點或邊的地方，以減少PCB 的翹曲。特別是PCB 上有BGA 等不能通過引腳釋放變形應力的元件，必須注意這一點。 5、大功率的元器件周圍、散熱器周圍，不應該布放熱敏元件，要留有足夠的距離。 6、拼板連接處，最好不要布放元件，以免分板時損傷元件。
按照均勻分布、重心平衡、版面美觀的標准來優化布局，相同結構的電路部分盡可能采取對稱布局。同類元件盡可能在X或Y方向上一致，便於生產和調試。
考慮到焊接、檢查、測試、安裝的需要，元件之間的間隔不能太近，建議按照以下原則設計（其中間隙指不同元器件焊盤間的間隙和元件體間隙中的較小值）：
1、 PLCC、QFP、SOP 各自之間和相互之間間隙≥2.5 mm（100 mil）。 2、 PLCC、QFP、SOP 與Chip 、SOT 之間間隙≥1.5 mm（60 mil）。 3、 Chip、SOT 相互之間再流焊面間隙≥0.3mm（12 mil），波峰焊面的間隙≥0.8mm（32mil）。特別注意，如果波峰焊面上相鄰元件是錯開的或高度不一致，要遵守10.3 c）的規定。 4、BGA外形與其他元器件的間隙≥5 mm（200 mil）。如果不考慮返修,可以小至2mm。 5、 PLCC 表面貼轉接插座與其他元器件的間隙≥3 mm（120 mil）。
BGA器件應該先統一扇出過孔並點膠，然后再在各層進行布線。
7、設定過孔大小類型
綜合考慮全局的布局布線，為布線選擇合適的過孔大小和類型，除非用於手機板等對空間、信號完整性、EMC要求較高的地方，一般情況下不使用盲、埋孔。對於通孔的選擇，BGA的扇出過孔根據球間距考慮，如0.8mm球距的BGA的扇出孔通常選擇10/18mil的通孔，其他的信號線過孔通常選擇12/24mil，對於電源和地的過孔可以根據實際情況選擇，但是出於歸一化的要求，過孔的種類不要太多。
關於過孔大小的決定因素：
一個過孔主要由兩個部分組成，一是中間的鑽孔(drill hole)，二是鑽孔周圍的焊盤區。這兩部分的尺寸大小決定了過孔的大小。在高速、高密度的PCB設計時，設計者總是希望過孔越小越好，這樣板上可以留有更多的布線空間，同時過孔越小，其自身的寄生電 容也越小，更適合用於高速電路。但孔尺寸的減小同時帶來了成本的增加，而且過孔的尺寸不可能無限制的減小，它受到鑽孔(drill)和電鍍(plating)等工藝技術的限制。孔越小，鑽孔需花費的時間越長，也越容易偏離中心位置。當過孔深度超過鑽孔直徑的6倍時，就無法保證孔壁能均勻鍍銅。
過孔大小的選擇：
PCB設計生產中使用的典型的過孔尺寸如下：
- 一般的射頻(RF)PCB上用於接地或其它特殊需要場合的過孔尺寸為：孔直徑16mil，焊盤直徑32mil，反焊盤直徑48mil；
- 單板密度不大時使用的過孔尺寸為：孔直徑12mil，焊盤直徑25mil，反焊盤直徑37mil；
- 單板密度較高時使用的過孔尺寸為：孔直徑10mil，焊盤直徑22mil或20mil，反焊盤直徑34mil或32mil；
- 在0.8mm BGA下使用的過孔尺寸為：孔直徑8mil，焊盤直徑18mil，反焊盤直徑30mil。
對於過孔阻焊盤大小的設計：
在改善EMC性能，而又不會嚴重影響產品質量的前提下，阻焊盤應該設計的盡可能的小。考慮到工廠的過孔加工精度（+/-3mil）和多層板的層間定位問題，PCB需要采用大的阻焊盤來保證成品率，因此阻焊盤的大小最小是比焊盤大12mil，常用的是大20mil.
8、分割電源平面
器件布局確定后，各個電源引腳的位置也確定了，這個時候分割電源平面有兩個好處：一是檢查是否能夠合理的分割電源平面，使得每個IC都能供上電，如果不能，就調整布局；二是提前分割電源平面，可以為后面的關鍵信號的布線預留修改空間，因為關鍵信號的走線最好不要跨平面縫隙。假如無法避免出現穿越縫隙的情況，那么不僅要在走線的兩邊安裝一個距離走線每邊不超過3mm的縫合電容，而且還盡量使該電容的電感（ESL,購買電容時的一個技術參數）最小化。此縫合電容也可稱為去耦電容。
分割電源平面時注意鋪銅應該鋪成實心銅而不是網格銅（在鋪銅選項中使鋪銅的線寬大於鋪銅的網格即可鋪成實心銅，通常選擇鋪銅線寬width=5mil,hatch grid=4mil）。
電源和地引腳與電源或地平面連接的走線長度要盡可能的短和寬，這是減小地彈的有效方法。
9、布線
在進行布線之前首先進行規則設置，對於那些關鍵信號，如DDR的數據線要求等長，時鍾信號和USB的數據線要求差分走線等，必須優先設置規則。對於全局的規則一定要慎重，設定之后最好不要修改，以免造成不必要的問題。除了BGA部分外，電路的間距一般不小於6mil，銅皮（copper）與銅皮之間的間距一般設為20mil，銅皮與走線（trace）、銅皮與過孔（via）的間距一般為10mil，所有的線寬一般不小於6mil，過孔的大小最小為10/18mil，其余的選擇10/20mi或12/24mil，最好采用常用的過孔，具體的尺寸型號參見文檔規范。
布線密度的選擇：
在實際布線中經常會面對這樣的問題：該選擇什么樣的線寬最合適？走線線寬的選擇需要考慮以下幾個方面:
1、阻抗控制。走線主要分為兩種：電源線（包括地線）和信號線。其中信號線通常要求控制特性阻抗在一定的值，在疊層設計的時候已經通過相關軟件計算明確，如果沒有特殊情況，應該按照計算值進行走線。
2、電源和地線在條件允許的情況下盡量采用較寬的走線，目地是降低走線阻抗，但是線寬不要大於電源引腳焊盤的大小，否則容易出現短路的情況。
3、布線空間的限制。比如在BGA或者元器件比較密集的區域走線時，需要根據實際情況改變走線線寬，但在穿越此區域后應該恢復原線寬走線，否則會因為阻抗不連續而產生信號反射的問題。
常用的布線線寬和相應間距如下表所示：
說明：板廠的常規走線為8mil，加工能力為：最小線寬/線距為4mil/4mil.從成本角度出發，通常信號線的寬度選擇8mil.
焊盤與走線的連接
1、對於兩個焊盤安裝的元件，如電阻、電容，與其焊盤連接的印制線最好從焊盤中心位置對稱引出，且與焊盤連接的印制線必須具有一樣寬度，如下圖 所示：
2、線路與SOIC、PLCC、QFP、SOT 等器件的焊盤連接時，一般建議從焊盤兩端引出，如下圖所示：
走線的直角拐角會影響信號完整性，因此最好采用斜切135度走線或平滑曲線來完成轉向。
走線時盡量減少過孔數目，因為在一個線條中的通孔也代表着兩個尖銳的90度拐角，這也是為什么攜載高速信號的傳輸線應該在一個單一層面上布線的原因。
在關鍵信號走線時，不僅要考慮到信號電流的路徑，而且還要考慮到它的返回路徑。在信號路徑上要考慮保證阻抗連續和阻抗匹配以減少反射，與其他信號保持足夠的距離以減小信號間串擾（走線3W原則），對於差分走線，最好在走線的兩邊鋪銅進行屏蔽。對於返回路徑，注意不要穿越分割平面縫隙，在PCB具有大量的通孔時，要小心防止它們的阻焊盤出現合並或侵占線條電流返回通路情況出現。對於信號電流換層傳輸的情況，應該在換層的過孔附近增加些接地過孔來給返回路徑提供換層通路。
在PCB設計中，為了盡量減少過孔的不利影響，應該盡量做到以下幾點：
- 選擇合理尺寸的過孔大小。對於電源或地線的過孔，可以考慮使用較大尺寸，以減小阻抗。而對於信號走線，則可以使用較小過孔，減小寄生參數影響。
- 較薄的PCB板有利於減小過孔的兩種寄生參數。PCB板上的信號走線盡量不換層，即盡量不要使用使用不必要的過孔。
- 電源和地的管腳要就近打孔，過孔和管腳之問的引線越短越好。可以考慮並聯多打幾個過孔，以減少等效串聯電感。
- 在換層的過孔附近放置一些接地的過孔，以便為信號提供最近的回路。可以在PCB板上放置一些多余的接地過孔。
- 對於密度較高的高速PCB板，可以考慮使用微型過孔和Back-drilling技術（Back-drilling是當傳輸速率高於3.125Gbs以上進行的一種新技術，即從通孔的未使用部分除去鍍層的工藝）。Back-drilling技術將極大的改善過孔的傳輸特性，並減小反射的能量。如果沒有Back-drilling，則建議在布線的時候盡量減小過孔Stub所占過孔的比例，靠近器件面(表面層)的層的走線應當盡量換到靠近裝焊面(背面層)的層來走通。
PCB數據后處理或CAM處理時，最好去掉多余層的焊盤，即去掉沒有連通作用的焊盤，以減小電容的影響。
10、規則檢查
規則檢查最好到pads router里檢查，主要是間距（clearance）和連通性（connectivity）兩項DRC檢查，並解決所有規則錯誤
11、調整絲印（菲林）
避免字符被焊盤或過孔覆蓋，要保證裝配后還可以清晰看到字符信息。所有字符在X或Y方向上應該一致。字符、絲印的大小要統一，一般用with=6,size=60。
12、在drill drawing層添加PCB工藝要求和尺寸標注
具體說明參見 PCB生成光繪文件教程