Quartus 11中,設置未用到的空引腳為高阻態,防止上電即輸出高電平或低電平


一。關於未用到引腳

未用到的含義是,該引腳/管腳沒有分配任何功能,即未被使用(unused)。

為了防止系統上電后,未用到管腳電平為GND或VCC,造成系統混亂,請務必將為用到管腳設置為 輸入高阻態

 

設置方法如下:

菜單 assignment -> device -> device and pin options.. 里面設置。

將unused pins項目中的狀態更改為 as input tri-stated即可

這里面還有別的狀態選擇,如:輸入高阻加弱上拉,但是調試中發現,設置為輸入高阻加弱上拉后,有可能導致芯片受干擾,目前原因不明,因此這里推薦如果沒有特殊用途,設置為輸入高阻態是最保險的。

 

二。其他內容:關於未分配引腳

對應未用到(unused),Quartus里還有另一個概念,就是未分配(unassigned),指的是Verilog程序中有的輸入輸出端口,但是沒有分配一個引腳給它。這種情況同樣是非常危險的,因為Quartus可能會隨機分配一個引腳給它,造成難以判斷原因和分析的系統故障,因此請務必給每一個輸入輸出端口分配引腳,無用的輸入輸出端口請刪除

 


免責聲明!

本站轉載的文章為個人學習借鑒使用,本站對版權不負任何法律責任。如果侵犯了您的隱私權益,請聯系本站郵箱yoyou2525@163.com刪除。



 
粵ICP備18138465號   © 2018-2025 CODEPRJ.COM