后仿就是時序仿真，因為時序仿真是在綜合之后故稱后仿真。現將綜合到后仿的簡單步驟細列如下（並附圖）：
一，綜合（所用工具是quartus）
1，建立工程，其他不變，只是在選擇仿真工具時留意下圖紅圈處。
（圖1）
2，設置仿真工具：assignments->settings...->EDA Tool Settings->Simulation的Toll name 選擇modelsim，其他默認設置即可，
3，綜合，綜合成功后，可以看到再工程目錄的simulateion->modelsim下面有兩個文件.sdo和.vo文件，前者是加了標准延時的時序反標注文件，后者是綜合出來的網標文件。
（圖2）
那么后仿時就是對.vo文件進行仿真，且仿真文件（testbench）就是前仿真時的文件。只是還要加入庫文件，和延時文件（.sdo）。
二， 時序方針（所用工具是modelsim）
1.首先編譯altera 庫文件: 在modelsim新建工程，在工程的library下新建一個庫命名為sim;
（圖3）
再加入文件，瀏覽到altera/quartus的安裝目錄再找eda->sim_lib,
（圖4）
我的是：D:\altera\80\quartus\eda\sim_lib,選擇所有.vhdl文件或者.verilog文件（根據自己設計所采用的語言，選擇
相應的文件，如果閣下是兩種語言聯合編程，那就把所有的文件全部編譯，肯定錯不了，我試過了。），全部編譯后，可以在libraray->sim中看到編譯后的文件了。
2，在modelsim下建立新的工程，將在quartusII下生成的.vo文件和測試文件testbench加入工程中，
（圖5）
全部編譯，通過后，選擇狀態欄中start simulation打開一個仿真對話框，選擇仿真對象為work->testbench，
（圖6）
（圖7）
再選擇library添加庫sim，
（圖8）
再選擇SDF，添加延時文件.sdo，注意這里在Apply to Region文本框中填上所選擇延時文件的作用域，即您老在testbench里面所實例化的頂層文件的實例化名（紅色圈出）。
（圖9）
否則報錯：找不到INSTANCE。單擊OK之后，在SDF Options下面的兩個選項前打鈎，
（圖10）
這樣modelsim后仿時會盡量減少報錯和警告的數目，便於順利仿真。
3，開始仿真！